AI 모델 및 플랫폼
저전력 엣지 AI 추론 확대를 위해 MX3+ 발표

MemryX AI는 2026년 11월 10일 MX3+ 추론 가속기를 발표하며, MX3와 같은 저전력 작동 범위를 유지하면서 최대 10배 높은 피크 AI 연산 성능과 거의 10배 많은 칩 내 메모리를 구현한다는 설계 목표를 제시했습니다.
팹리스 반도체 기업인 MemryX는 더 크거나 복잡한 모델을 실행하는 엣지 하드웨어, 산업 시스템 및 고밀도 추론 인프라를 겨냥해 이 장치를 개발하고 있습니다. MX3+ 제품 페이지에 따르면, 이 제품은 MX3와 같은 실리콘 면적을 유지하면서 모델 가중치 용량을 10배 늘리도록 설계됐습니다. 이를 통해 전력뿐 아니라 기판 공간과 시스템 비용의 제약도 해결하고자 합니다.
예정된 워크로드에는 고해상도 비전, 트랜스포머 기반 모델, 소형 언어 모델, 비전·언어·행동 모델, 하이브리드 아키텍처, 더욱 정교한 다중 모델 파이프라인이 포함됩니다. 목표 적용 분야는 산업 자동화, 로보틱스, 지능형 교통, 스마트 인프라, 영상 관리, 의료 기기, 소매업 및 소비자 가전입니다.
설계 목표와 현재의 MX3
이 수치는 미래 제품에 관한 것입니다. 현재 MX3는 대량 주문이 가능하며, MemryX가 제시한 칩당 AI 연산 성능은 6.25 TFLOPS, 칩 내 가중치 메모리는 10.5 MB이고, 전력 소비량은 200 mW에서 3 W까지입니다.
이 비교에서 MX3+의 핵심 과제가 드러납니다. 이전 제품의 전력 및 물리적 제약을 그대로 유지하면서 연산 성능과 모델 저장 용량을 크게 늘리는 것입니다. 발표된 수치는 MemryX가 새 하드웨어를 생산하고 검증할 때까지 설계 목표로 남습니다.
여러 칩을 하나의 논리 장치처럼 확장
예정된 구성에서는 MX3+ 한 개부터 칩 16개가 통합된 논리 장치로 작동하는 구성까지 확장할 수 있습니다. MemryX에 따르면, 16칩 구성은 피크 AI 연산 성능 1 POPS 초과(초당 1페타 연산)와 분산형 칩 내 메모리 2.16 GB를 제공하도록 설계됐습니다.
분산 데이터플로를 통해 가속기들이 호스트 프로세서에서 칩별로 관리하지 않아도 함께 작동할 수 있습니다. MemryX Neural Compiler는 사용 가능한 가속기 전반에 신경망을 자동으로 배치하므로, 개발자는 모델을 직접 분할하지 않고도 성능을 확장할 수 있습니다.
MX3+는 늘어난 칩 내 메모리와 함께, 모델 데이터를 연산 장치 가까이에 두어 데이터 이동을 최소화하는 근접 메모리 기반 파이프라인 처리를 결합합니다. 이 설계는 배치 크기 1에서 예측 가능한 저지연 추론을 유지하면서 더 큰 모델과 더 높은 해상도의 입력을 처리하는 것을 목표로 합니다.
기존 MX3 데이터시트에는 동일한 확장 한계가 명시돼 있습니다. PCIe 또는 USB를 통한 호스트 오프로딩, x86·Arm·RISC-V 프로세서 지원, 단일 호스트 인터페이스를 통한 최대 16개 칩의 PCIe 캐스케이딩이 이에 해당합니다. MX3+는 모델과 시스템이 복잡해져도 이 다중 칩 방식을 유지하고 익숙한 개발 워크플로를 제공합니다.
사장 겸 CEO인 Ross Jatou는 공통 아키텍처를 통해 임베디드, 산업 및 고밀도 시스템 전반에서 개발부터 생산까지 이어지는 단일 경로를 제공하고, 고밀도 엣지 배포의 총소유비용을 크게 낮출 수 있을 것으로 MemryX가 기대한다고 밝혔습니다.
대량 생산에 앞서 얼리 액세스 제공
MemryX는 일부 전략적 파트너와 엔터프라이즈 고객을 대상으로 얼리 액세스 신청을 받고 있으며, 이들과 함께 양산 전 하드웨어와 소프트웨어를 공동 검증할 계획입니다. 엔지니어링 샘플은 2027년 말, 대량 생산은 2028년 중반을 목표로 하며, 개발이 진행됨에 따라 추가 사양과 구성, 출시 가능 시점에 관한 정보를 공개할 예정입니다.
MemryX는 MX3+의 새로운 기능을 고급 멀티모달 및 대규모 언어 모델 추론을 위한 차세대 플랫폼인 MX4에도 적용할 예정이라고 밝혔습니다.
공식 MX4 제품 페이지에는 고급 비전과 생성형 AI가 목표 워크로드에 추가돼 있으며, 출시 가능 시점은 2029년으로 제시돼 있습니다.
당장 필요한 것은 배포가 아니라 검증입니다. 얼리 액세스 시스템은 컴파일러 기반 확장과 예측 가능한 저지연 추론을 유지하면서 연산 성능 및 메모리 용량 향상이 MX3의 전력과 제품 면적 제약 안에서 구현될 수 있음을 입증해야 합니다.












