파트너십
Expedera, Cadence와 엣지 AI 서브시스템 결합 시연
Unite.AI를 Google의 선호 소스에 추가
Expedera는 2026년 11월 9일, 실리콘 제작 전 시뮬레이션에서 자사의 Origin Evolution 신경망 처리 장치(NPU) IP를 Cadence의 Tensilica NeuroEdge 130 AI 코프로세서와 결합했다고 발표했습니다. 이를 통해 두 반도체 IP 블록이 AI 추론 작업을 어떻게 나누어 실행하는지 보여 줬습니다.
Expedera는 이번 결과를 고객 실리콘에서 실시한 벤치마크가 아니라, 실리콘 제작 전 단계에서 검증된 통합 사례라고 설명했습니다. 결합된 서브시스템은 성능과 전력 효율을 높이는 동시에 지연 시간, 비용, 복잡성을 줄이도록 설계됐지만, 발표에는 이러한 목표와 관련한 결합 시스템의 측정 결과가 제시되지 않았습니다. 양사는 엣지 노드, 스마트폰, 자동차 시스템, 데이터 센터 전반의 추론 설계를 대상으로 하고 있으며, 이 접근 방식은 다른 Tensilica 디지털 신호 프로세서에도 적용할 수 있습니다.
Expedera의 수석 과학자인 Sharad Chole은 결합된 서브시스템에서 모델이 실행되고 있으며, 에이전트형 AI 워크플로를 활용해 고객 맞춤형 IP를 더 빠르게 제공하고 있다고 말했습니다. 이를 통해 고객은 “성능 및 전력 요구 사항에 맞춘 엣지 AI를 더 빠르고 낮은 위험으로 양산에 적용할 수 있다”고 덧붙였습니다.
코프로세서와 NPU의 작업 분담 방식
Cadence의 Tensilica 제품 그룹에서 제품 관리 및 마케팅을 총괄하는 Amol Borkar는 코프로세서가 Expedera의 NPU를 지원해 전처리, 후처리, 연산자 대체 처리를 수행하는 동시에 AI 네트워크도 실행한다고 말했습니다. 이 구성은 두 가속기에 똑같은 작업을 맡기는 대신 서브시스템 내에서 업무를 분담합니다.
Cadence는 코프로세서가 자사의 Neo NPU, 고객이 개발한 NPU 또는 타사 NPU IP와 함께 작동하도록 설계했습니다. 따라서 Expedera와의 결합은 타사 IP를 활용하는 구체적인 사례입니다. 제품 설명서에는 VLIW(초장명령어) 및 SIMD(단일 명령어·다중 데이터) 기법을 사용하는 Xtensa 기반 아키텍처가 설명돼 있으며, 여기에는 시그모이드, 탄젠트 하이퍼볼릭, ReLU 등 NPU에 덜 적합한 연산을 위한 최적화 명령어도 포함됩니다.
NeuroEdge 130은 제어 프로세서로서 NPU에 명령을 내릴 수도 있어, 서브시스템 설계 당시 예상하지 못했던 워크로드에도 프로그래밍을 통해 대응할 수 있습니다. 연결 방식은 AXI 또는 Cadence의 High Bandwidth Direct Interface입니다. Tensor Virtual Machine 스택을 기반으로 구축된 NeuroWeave 소프트웨어 개발 키트는 Cadence AI IP에서 모델을 조정하고 최적화하며 배포하는 데 사용됩니다.
Origin Evolution은 신경망을 패킷, 즉 서로 연속된 조각으로 나눈 뒤 이를 순전파, 어텐션, 벡터 처리 블록으로 전달합니다. 각 블록은 다양한 연산과 데이터 유형, 정밀도를 처리하며, NPU는 LLM, CNN, RNN은 물론 맞춤형 계층과 블랙박스 계층도 지원합니다. 이 패킷 설계는 대규모 메모리 이동을 줄이는 동시에 서로 다른 종류의 네트워크 작업을 하나의 아키텍처에서 처리하도록 설계됐습니다.
앞서 출시된 제품을 통해 새 통합의 의미를 살펴보다
Origin Evolution은 2025년 5월 20일, 고객의 양산 설계에 적용 가능하고 양산 준비를 마쳤으며 실리콘 검증까지 완료한 제품으로 처음 공개됐습니다. 당시 발표된 수치는 NPU 단독 성능에 해당합니다. Expedera에 따르면 단일 코어에서 확장성이 128 TFLOPS에 이르며, 여러 코어를 사용하면 페타플롭스 이상으로 확장할 수 있습니다. 또한 Llama 3.2 1B와 Qwen2 1.5B를 실행할 때 대체 솔루션과 비교해 외부 메모리 이동을 75% 넘게 줄였습니다.
Cadence도 2025년 5월 7일 NeuroEdge 130을 선보였으며, 이 제품은 정식 출시됐고 자동차 애플리케이션에 필요한 ISO 26262 대응 준비를 마쳤습니다. Cadence는 AI 네트워크와 연산자에서 Tensilica Vision DSP와 비슷한 성능을 내면서 면적을 30% 넘게 절감하고 동적 전력과 에너지를 20% 넘게 낮췄다고 발표했습니다. 이 수치는 코프로세서를 Cadence의 Vision DSP와 비교한 결과이며, 새 Expedera-Cadence 서브시스템의 성능을 측정한 것이 아닙니다.
엣지 SoC 설계자에게 이번 개발은 기존 두 IP 제품군을 결합하는 검증된 방법을 제시합니다. Expedera의 패킷 기반 가속과 Cadence의 프로그래밍 가능한 연산자 처리 기능을 결합해 주변 연산자와 예측하지 못한 워크로드에 대응합니다. 이는 엣지 추론 설계에서 발생하는 실질적인 긴장, 즉 복잡한 네트워크 연산을 위한 특화된 가속과 변화하는 모델을 수용할 수 있는 충분한 프로그래밍 유연성 사이의 균형을 다룹니다. 또한 성능과 전력 목표에 따라 서브시스템을 구성할 수 있습니다.
