Industri Pertama: UCIe Optical Chiplet Diperkenalkan oleh Ayar Labs

Ayar Labs telah memperkenalkan chiplet interkonek optik Universal Chiplet Interconnect Express (UCIe) pertama di industri, yang dirancang khusus untuk memaksimalkan kinerja dan efisiensi infrastruktur AI sambil mengurangi latensi dan konsumsi daya untuk beban kerja AI skala besar.

Terobosan ini akan membantu mengatasi permintaan yang meningkat dari arsitektur komputasi canggih, terutama karena sistem AI terus berkembang. Dengan mengintegrasikan antarmuka listrik UCIe, chiplet baru ini dirancang untuk menghilangkan bottleneck data sambil memungkinkan integrasi yang mulus dengan chip dari vendor yang berbeda, sehingga menciptakan ekosistem yang lebih terbuka dan efektif biaya untuk mengadopsi teknologi optik canggih.

Chiplet, yang dinamai TeraPHY™, mencapai bandwidth 8 Tbps dan ditenagai oleh sumber cahaya SuperNova™ 16-wavelength dari Ayar Labs. Teknologi interkonek optik ini bertujuan untuk mengatasi keterbatasan interkonek tembaga tradisional, terutama untuk aplikasi AI yang intensif data.

“Interkonek optik diperlukan untuk menyelesaikan tantangan kepadatan daya di kain AI skala besar,” kata Mark Wade, CEO Ayar Labs.

Integrasi dengan standar UCIe sangat signifikan karena memungkinkan chiplet dari vendor yang berbeda bekerja sama dengan mulus. Interoperabilitas ini sangat penting untuk masa depan desain chip, yang semakin banyak menggunakan pendekatan modular dan multi-vendor.

Standar UCIe: Menciptakan Ekosistem Chiplet Terbuka

Konsorsium UCIe, yang mengembangkan standar ini, bertujuan untuk membangun “ekosistem chiplet terbuka untuk inovasi pada paket”. Spesifikasi Universal Chiplet Interconnect Express mereka mengatasi permintaan industri untuk integrasi paket yang lebih dapat disesuaikan dengan menggabungkan teknologi interkonek die-to-die yang tinggi dengan interoperabilitas multi-vendor.

“Kemajuan standar UCIe menandai kemajuan signifikan dalam menciptakan infrastruktur AI yang lebih terintegrasi dan efisien berkat ekosistem chiplet yang interoperabel,” kata Dr. Debendra Das Sharma, Ketua Konsorsium UCIe.

Standar ini menetapkan interkonek universal pada tingkat paket, yang memungkinkan desainer chip untuk mencampur dan mencocokkan komponen dari vendor yang berbeda untuk menciptakan sistem yang lebih spesialis dan efisien. Konsorsium UCIe baru-baru ini mengumumkan rilis Spesifikasi UCIe 2.0, yang menunjukkan perkembangan dan penyempurnaan standar yang terus-menerus.

Dukungan Industri dan Implikasi

Pengumuman ini telah mendapat dukungan kuat dari pemain utama di industri semikonduktor dan AI, semua anggota Konsorsium UCIe.

Mark Papermaster dari AMD menekankan pentingnya standar terbuka: “Ekosistem chiplet yang kuat, terbuka, dan netral vendor yang disediakan oleh UCIe sangat penting untuk memenuhi tantangan skala solusi jaringan untuk memenuhi potensi penuh AI. Kami senang bahwa Ayar Labs adalah salah satu yang pertama mengimplementasikan platform UCIe secara penuh.”

Pendapat ini dipertegas oleh Kevin Soukup dari GlobalFoundries (GFS ), yang menyatakan, “Ketika industri beralih ke pendekatan berbasis chiplet untuk partisi sistem, antarmuka UCIe untuk komunikasi chiplet ke chiplet semakin menjadi standar de facto. Kami senang melihat Ayar Labs mendemonstrasikan standar UCIe melalui antarmuka optik, teknologi yang sangat penting untuk jaringan skala besar.”

Kelebihan Teknis dan Aplikasi Masa Depan

Konvergensi UCIe dan interkonek optik mewakili pergeseran paradigma dalam arsitektur komputasi. Dengan menggabungkan silikon fotonik dalam bentuk chiplet dengan standar UCIe, teknologi ini memungkinkan GPU dan akselerator lain untuk “berkomunikasi melalui jarak yang luas, dari milimeter hingga kilometer, sambil berfungsi sebagai satu GPU raksasa.”

Teknologi ini juga memfasilitasi Co-Packaged Optics (CPO), dengan perusahaan manufaktur multinasional Jabil sudah menampilkan model yang menampilkan sumber cahaya Ayar Labs yang mampu “hingga satu petabit per detik bandwidth dua arah.” Pendekatan ini menjanjikan kepadatan komputasi per rak yang lebih tinggi, efisiensi pendinginan yang ditingkatkan, dan dukungan untuk kemampuan hot-swap.

“Chiplet optik co-packaged (CPO) akan mengubah cara kita menangani bottleneck data di komputasi AI skala besar,” kata Lucas Tsai dari Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “Ketersediaan chiplet optik UCIe akan menciptakan ekosistem yang kuat, yang pada akhirnya akan memacu adopsi yang lebih luas dan inovasi terus-menerus di seluruh industri.”

Mengubah Masa Depan Komputasi

Ketika beban kerja AI terus berkembang dalam kompleksitas dan skala, industri semikonduktor semakin banyak memandang arsitektur berbasis chiplet sebagai pendekatan yang lebih fleksibel dan kolaboratif untuk desain chip. Pengenalan chiplet optik UCIe pertama oleh Ayar Labs menangani tantangan bandwidth dan konsumsi daya yang telah menjadi bottleneck untuk komputasi kinerja tinggi dan beban kerja AI.

Kombinasi standar UCIe terbuka dengan teknologi interkonek optik canggih berjanji untuk merevolusi integrasi sistem dan memacu masa depan infrastruktur komputasi yang efisien dan dapat diskalakan, terutama untuk kebutuhan sistem AI generasi berikutnya.

Dukungan industri yang kuat untuk pengembangan ini menunjukkan potensi untuk ekosistem teknologi UCIe yang berkembang pesat, yang dapat mempercepat inovasi di seluruh industri semikonduktor sambil membuat solusi interkonek optik canggih lebih tersedia dan efektif biaya.