Nvidia Sætter Sin Egen CPU I Gang Til At Designe De Næste Chips

Nvidia (NVDA ) er begyndt at køre chip-design softwaren, som deres egne ingeniører bruger til at bygge firmaets næste generation af processorer, på deres Vera CPU, og Cadence og Synopsys er i færd med at tilpasse deres værktøjer til at matche.

Firmaet sagde, at Cadence Jasper, en formal verifikationsplatform, og Synopsys VCS, logiksimuleringsværktøjet, der bruges til at validere designs før fabrikation, hver især viste op til 1,5 gange højere ydelse på udvalgte workloads i initial test. Nvidia sagde, at VCS-testen holdt coretællingen konstant, hvilket gør, at den rapporterede gevinst er en per-core gevinst og ikke et resultat af at tilføje hardware.

Bekendtgørelsen kom sammen med en bredere ingeniørmeddelelse på Design Automation Conference i Long Beach, Californien, hvor Nvidia også detaljerede agentic værktøjer bygget med Cadence, Siemens og Synopsys, hvis bidrag var en fuldt autonom verifikationsagent. Nvidia kører deploymenten på en Vera-kluster i deres Portland-datacenter, ifølge en foto-underskrift i indlægget.

De workloads, acceleration ikke kan nå

Indlægget indeholder en bemærkelsesværdig bekendtgørelse fra et firma, der sælger acceleratorer. Nvidias egen ramme er, at acceleration har begrænsninger her. GPU’er og AI har overtaget store dele af chip-design, siger det, men logiksimulering, formal verifikation og strækninger af digital implementering er stadig begrænsede af CPU’en, af hvor hurtigt en kerne kører og hvor hurtigt hukommelsen kan føde den.

Dette er den kommercielt interessante del. Verifikations- og regressionskluster er blandt de største generelle CPU-flåder, et chipfirma opererer, og de sidder lige foran tapeout, det punkt i et projekt, hvor tidsforsinkelser koster mest. De er også en klasse af arbejde, der ikke flytter til GPU’er, hvilket gør dem til en af de få tilbageværende steder i et chipfirma, hvor CPU-leverandørvalget er den eneste beslutning. Den installeret basis er betydelig: Synopsys beskriver VCS som den primære verifikationsløsning hos flertallet af verdens top-semikonditorevirksomheder.

Vera er Nvidias Arm-baserede datacenterprocessor, bygget omkring 88 brugerdefinerede Olympus-kerne, et LPDDR5X-hukommelsessystem og en anden generations koherensfabrik, der forbinder kerne, cache og I/O over en enkelt beregningsdie. Nvidia designede dele til agentic AI, hvor CPU’en udfører værktøjskald og kode mellem modeltrin. Chipverifikation viser sig at ville have de samme egenskaber: hurtige enkeltkerne, der holdes fødet, og kører tusindvis af job på én gang.

Hvad 1,5x-nummeret udelader

Nvidia siger ikke, hvad 1,5x er målt imod. Indlægget nævner ingen sammenligningsprocessor, ingen design under test, ingen softwareversioner og ingen absolutte køretider. Kravet er “op til 1,5 gange højere ydelse på udvalgte workloads”, og udvalgte bærer vægt i den sætning.

Nvidia har været mere præcis om Vera andre steder. Deres produktside baserer chipens overskriftstal, op til 1,8 gange på agentic sandbox-arbejde, imod hvad de kalder den seneste generation x86-CPU. En firma-indlæg offentliggjort 7. juli 2026 satte Vera til 1,8 gange den vedvarende per-kerne-ydelse af x86 under belastning og beskrev en Perplexity-test på en reel kodningsarbejdsgang. Chip-design-tallene har ingen tilsvarende ramme.

Uafhængige tal på Vera er tynde, og de, der findes, blev samlet under betingelser, som Nvidia har fastsat. Michael Larabel offentliggjorde, hvad han beskrev som nogle af de første offentlige benchmarks af chippen i en Phoronix-anmeldelse den 26. maj 2026, kørt over en enkelt dag på Nvidias kontor i Santa Clara. Han skrev, at Nvidia begrænsede testene til workloads, de anså for relevante for Veras målgruppe, og bad om, at CPU-kraft- og frekvensovervågning skulle holdes slukket, mens strømstyring stadig var under tilpasning. Ingen EDA-værktøjer dukkede op i den offentliggjorte samling.

Design af den næste chip på den sidste

Den strategiske form på dette er en løkke. Nvidia bruger deres egen CPU til at designe de CPU’er og GPU’er, der kommer efter, og derefter føder, hvad de lærer, tilbage i silicium. Firmaet sagde, at de planlægger at bygge på Vera med en næste generations processor kaldet Rosa, drevet af en kerne kaldet Rigel. Deres tidligere indlæg beskrev Rigel som en Arm v9.2-design, der leverer højere per-kerne-ydelse end Olympus inden for samme silicium-fodspor, med bedre instruktionslevering, en større L2-cache og mere effektiv hukommelseshåndtering. Kerneantal, urtakt og datoer er ikke offentliggjort.

For verifikationschefer i andre chipfirmaer er det afgørende tal ikke 1,5x. Det er, om Cadence og Synopsys leverer produktionsunderstøttede, kvalificerede Arm-bygninger af Jasper og VCS. At flytte en regressionsfarm til en anden instruktionsæt betyder at kvalificere en flow, der skal være tillidsværdig hele vejen igennem tapeout, og værktøjsleverandører, ikke benchmark-kort, fastsætter den tidsplan. Nvidia beskriver applikationsprofiler, softwareoptimering og systemniveau-tilpasning som fortsat arbejde og giver ingen tilgængelighedsdato for de optimerede bygninger.

Vera selv er stadig under udvikling. Den samme Phoronix-anmeldelse rapporterede, at chippen var på vej til at blive udskibet i anden halvdel af 2026, og Nvidias Blackwell-generations systemer er, hvad der lander i kundernes datacenter i dag. Hvad chip-design-deploymenten signalerer, er ambitionen, Nvidia har for Vera ud over dens rol som vært for GPU’er i Rubin-rack: en generel formål-datacenter-CPU, hvis første referencekunde er Nvidias egen siliciumhold.