Ngành Đầu tiên: Ayar Labs Ra mắt Chiplet Quang học UCIe

Ayar Labs đã ra mắt chiplet quang học Universal Chiplet Interconnect Express (UCIe) đầu tiên của ngành, được thiết kế đặc biệt để tối đa hóa hiệu suất và hiệu quả của cơ sở hạ tầng AI trong khi giảm độ trễ và tiêu thụ năng lượng cho các công việc AI quy mô lớn.

Đây là một bước đột phá sẽ giúp giải quyết nhu cầu ngày càng tăng của các kiến trúc tính toán tiên tiến, đặc biệt là khi các hệ thống AI tiếp tục phát triển. Bằng cách tích hợp giao diện điện UCIe, chiplet mới này được thiết kế để loại bỏ các nút thắt dữ liệu trong khi cho phép tích hợp liền mạch với các chip từ các nhà cung cấp khác, tạo ra một hệ sinh thái dễ tiếp cận và tiết kiệm chi phí hơn cho việc áp dụng các công nghệ quang học tiên tiến.

Chiplet, được đặt tên là TeraPHY™, đạt băng thông 8 Tbps và được cung cấp bởi nguồn sáng SuperNova™ 16 bước sóng của Ayar Labs. Công nghệ kết nối quang học này nhằm vượt qua các hạn chế của các kết nối đồng truyền thống, đặc biệt là đối với các ứng dụng AI đòi hỏi dữ liệu.

“Kết nối quang học là cần thiết để giải quyết thách thức mật độ năng lượng trong các vải AI quy mô lớn,” said Mark Wade, CEO của Ayar Labs.

Sự tích hợp với tiêu chuẩn UCIe đặc biệt quan trọng vì nó cho phép các chiplet từ các nhà sản xuất khác nhau làm việc cùng nhau một cách liền mạch. Tính tương tác này là rất quan trọng cho tương lai của thiết kế chip, đang ngày càng chuyển hướng sang các phương pháp mô-đun và đa nhà cung cấp.

Tiêu chuẩn UCIe: Tạo ra một Hệ sinh thái Mở cho Chiplet

Tổ chức UCIe, đã phát triển tiêu chuẩn này, nhằm xây dựng “một hệ sinh thái mở của chiplet cho các đổi mới trên gói”. Đặc tả Universal Chiplet Interconnect Express của họ giải quyết nhu cầu của ngành về tích hợp cấp gói có thể tùy chỉnh hơn bằng cách kết hợp công nghệ kết nối die-to-die hiệu suất cao với tính tương tác đa nhà cung cấp.

“Sự phát triển của tiêu chuẩn UCIe đánh dấu một bước tiến đáng kể trong việc tạo ra cơ sở hạ tầng AI hiệu suất cao và hiệu quả hơn nhờ vào một hệ sinh thái của các chiplet tương tác,” said Dr. Debendra Das Sharma, Chủ tịch của Tổ chức UCIe.

Tiêu chuẩn này thiết lập một kết nối chung ở cấp gói, cho phép các nhà thiết kế chip kết hợp các thành phần từ các nhà cung cấp khác nhau để tạo ra các hệ thống chuyên dụng và hiệu quả hơn. Tổ chức UCIe gần đây đã công bố phiên bản Đặc tả UCIe 2.0, cho thấy sự phát triển và tinh chỉnh liên tục của tiêu chuẩn.

Hỗ trợ Ngành và Ý nghĩa

Thông báo này đã nhận được sự ủng hộ mạnh mẽ từ các nhà lãnh đạo chính trong ngành bán dẫn và AI, tất cả đều là thành viên của Tổ chức UCIe.

Mark Papermaster từ AMD nhấn mạnh tầm quan trọng của các tiêu chuẩn mở: “Hệ sinh thái chiplet mở, mạnh mẽ và trung lập về nhà cung cấp do UCIe cung cấp là rất quan trọng để đáp ứng thách thức của việc mở rộng các giải pháp mạng để tận dụng đầy đủ tiềm năng của AI. Chúng tôi rất hào hứng khi Ayar Labs là một trong những đơn vị triển khai đầu tiên tận dụng nền tảng UCIe một cách toàn diện.”

Quan điểm này được Kevin Soukup từ GlobalFoundries lặp lại, người đã lưu ý, “Khi ngành công nghiệp chuyển sang phương pháp dựa trên chiplet để phân vùng hệ thống, giao diện UCIe cho giao tiếp chiplet-to-chiplet đang nhanh chóng trở thành một tiêu chuẩn thực tế. Chúng tôi rất hào hứng khi thấy Ayar Labs thể hiện tiêu chuẩn UCIe trên một giao diện quang học, một công nghệ quan trọng cho các mạng quy mô lớn.”

Ưu điểm Kỹ thuật và Ứng dụng Tương lai

Sự hội tụ của UCIe và kết nối quang học đại diện cho một sự thay đổi范式 trong kiến trúc tính toán. Bằng cách kết hợp silicon photonics trong một yếu tố hình thức chiplet với tiêu chuẩn UCIe, công nghệ cho phép các GPU và các bộ tăng tốc khác “truyền thông qua một loạt các khoảng cách, từ milimét đến kilômét, trong khi hoạt động hiệu quả như một GPU khổng lồ duy nhất.”

Công nghệ này cũng tạo điều kiện cho Co-Packaged Optics (CPO), với công ty sản xuất đa quốc gia Jabil đã giới thiệu một mô hình có tính năng nguồn sáng của Ayar Labs có khả năng “lên đến một petabit mỗi giây băng thông hai chiều.” Cách tiếp cận này hứa hẹn mang lại mật độ tính toán cao hơn mỗi giá đỡ, hiệu quả làm mát được cải thiện và hỗ trợ khả năng thay thế nóng.
“Chiplet quang học đóng gói cùng (CPO) sẽ biến đổi cách chúng ta giải quyết các nút thắt dữ liệu trong tính toán AI quy mô lớn,” said Lucas Tsai từ Công ty Sản xuất Bán dẫn Đài Loan (TSMC). “Sự sẵn có của chiplet UCIe quang học sẽ tạo ra một hệ sinh thái mạnh mẽ, cuối cùng sẽ thúc đẩy cả việc áp dụng rộng rãi và đổi mới liên tục trên toàn ngành.”

Chuyển đổi Tương lai của Tính toán

Khi các công việc AI tiếp tục phát triển về độ phức tạp và quy mô, ngành công nghiệp bán dẫn đang ngày càng chuyển hướng sang các kiến trúc dựa trên chiplet như một cách tiếp cận linh hoạt và hợp tác hơn trong thiết kế chip. Việc Ayar Labs giới thiệu chiplet UCIe quang học đầu tiên giải quyết các thách thức về băng thông và tiêu thụ năng lượng đã trở thành các nút thắt cho tính toán hiệu suất cao và các công việc AI.

Sự kết hợp giữa tiêu chuẩn UCIe mở và công nghệ kết nối quang học tiên tiến hứa hẹn sẽ cách mạng hóa tích hợp cấp hệ thống và thúc đẩy tương lai của cơ sở hạ tầng tính toán hiệu quả và có thể mở rộng, đặc biệt là cho các yêu cầu nghiêm ngặt của các hệ thống AI thế hệ tiếp theo.

Sự hỗ trợ mạnh mẽ của ngành công nghiệp cho sự phát triển này cho thấy tiềm năng của một hệ sinh thái công nghệ UCIe tương thích đang mở rộng nhanh chóng, điều này có thể đẩy nhanh sự đổi mới trên toàn ngành bán dẫn trong khi làm cho các giải pháp kết nối quang học tiên tiến trở nên dễ tiếp cận và tiết kiệm chi phí hơn.