Ngành Đầu tiên: UCIe Optical Chiplet Được Ayar Labs Ra Mắt

Ayar Labs đã ra mắt chiplet liên kết quang Universal Chiplet Interconnect Express (UCIe) đầu tiên của ngành, được thiết kế đặc biệt để tối ưu hóa hiệu suất và hiệu quả của cơ sở hạ tầng AI đồng thời giảm độ trễ và tiêu thụ năng lượng cho các khối lượng công việc AI quy mô lớn.

Đột phá này sẽ giúp giải quyết các nhu cầu ngày càng tăng của các kiến trúc máy tính tiên tiến, đặc biệt khi các hệ thống AI tiếp tục mở rộng quy mô. Bằng cách tích hợp giao diện điện UCIe, chiplet mới này được thiết kế để loại bỏ các nút thắt dữ liệu đồng thời cho phép tích hợp liền mạch với các chip từ các nhà cung cấp khác, tạo ra một hệ sinh thái dễ tiếp cận và tiết kiệm chi phí hơn cho việc áp dụng các công nghệ quang tiên tiến.

Chiplet, được đặt tên là TeraPHY™, đạt băng thông 8 Tbps và được cung cấp bởi nguồn sáng SuperNova™ 16 bước sóng của Ayar Labs. Công nghệ liên kết quang này nhằm vượt qua các hạn chế của các liên kết đồng truyền thống, đặc biệt là đối với các ứng dụng AI đòi hỏi nhiều dữ liệu.

“Các liên kết quang là cần thiết để giải quyết các thách thức về mật độ công suất trong các vải AI quy mô lớn,” said Mark Wade, CEO của Ayar Labs.

Việc tích hợp với tiêu chuẩn UCIe đặc biệt quan trọng vì nó cho phép các chiplet từ các nhà sản xuất khác nhau hoạt động cùng nhau một cách liền mạch. Sự tương tác này là rất quan trọng cho tương lai của thiết kế chip, đang ngày càng chuyển hướng sang các phương pháp mô-đun và đa nhà cung cấp.

Tiêu chuẩn UCIe: Tạo ra một Hệ sinh thái Mở cho Chiplet

Tổ chức UCIe, đã phát triển tiêu chuẩn này, nhằm xây dựng “một hệ sinh thái mở của các chiplet cho các đổi mới trên gói”. Đặc tả Liên kết Chiplet Quang phổ quát của họ giải quyết các nhu cầu của ngành về các giải pháp tích hợp gói có thể tùy chỉnh hơn bằng cách kết hợp công nghệ liên kết die-to-die hiệu suất cao với khả năng tương tác đa nhà cung cấp.

“Sự phát triển của tiêu chuẩn UCIe đánh dấu một bước tiến đáng kể trong việc tạo ra cơ sở hạ tầng AI tích hợp và hiệu quả hơn nhờ vào một hệ sinh thái của các chiplet tương tác,” said Dr. Debendra Das Sharma, Chủ tịch của Tổ chức UCIe.

Tiêu chuẩn này thiết lập một liên kết phổ quát ở cấp độ gói, cho phép các nhà thiết kế chip kết hợp các thành phần từ các nhà cung cấp khác nhau để tạo ra các hệ thống chuyên dụng và hiệu quả hơn. Tổ chức UCIe gần đây đã công bố phiên bản đặc tả UCIe 2.0, cho thấy sự phát triển và tinh chỉnh liên tục của tiêu chuẩn.

Hỗ trợ và Ý nghĩa của Ngành

Thông báo này đã nhận được sự ủng hộ mạnh mẽ từ các nhà lãnh đạo chính trong ngành bán dẫn và AI, tất cả đều là thành viên của Tổ chức UCIe.

Mark Papermaster từ AMD nhấn mạnh tầm quan trọng của các tiêu chuẩn mở: “Hệ sinh thái chiplet mở, mạnh mẽ và trung lập về nhà cung cấp do UCIe cung cấp là rất quan trọng để đáp ứng thách thức của việc mở rộng các giải pháp mạng để tận dụng đầy đủ tiềm năng của AI. Chúng tôi rất hào hứng khi Ayar Labs là một trong những đơn vị đầu tiên triển khai nền tảng UCIe một cách đầy đủ.”

Quan điểm này đã được Kevin Soukup từ GlobalFoundries (GFS ) lặp lại, người cho biết: “Khi ngành công nghiệp chuyển sang phương pháp dựa trên chiplet để phân vùng hệ thống, giao diện UCIe cho giao tiếp chiplet-to-chiplet đang nhanh chóng trở thành một tiêu chuẩn thực tế. Chúng tôi rất hào hứng khi thấy Ayar Labs thể hiện tiêu chuẩn UCIe trên một giao diện quang, một công nghệ quan trọng cho các mạng quy mô lớn.”

Ưu điểm Kỹ thuật và Ứng dụng Tương lai

Sự kết hợp của UCIe và các liên kết quang đại diện cho một sự thay đổi căn bản trong kiến trúc máy tính. Bằng cách kết hợp silicon photonics trong một yếu tố hình thức chiplet với tiêu chuẩn UCIe, công nghệ này cho phép các GPU và bộ tăng tốc khác “truyền thông trên một khoảng cách rộng, từ milimét đến kilômét, đồng thời hoạt động như một GPU khổng lồ duy nhất.”

Công nghệ này cũng hỗ trợ Co-Packaged Optics (CPO), với công ty sản xuất đa quốc gia Jabil đã giới thiệu một mô hình tích hợp nguồn sáng của Ayar Labs, có khả năng “lên đến một petabit mỗi giây băng thông hai chiều.” Cách tiếp cận này hứa hẹn mang lại mật độ tính toán trên giá đỡ cao hơn, hiệu suất làm mát tốt hơn và hỗ trợ khả năng thay thế nóng.

“Các chiplet quang co-packaged (CPO) sẽ thay đổi cách chúng ta giải quyết các nút thắt dữ liệu trong tính toán AI quy mô lớn,” said Lucas Tsai từ Công ty Sản xuất Bán dẫn Đài Loan (TSMC). “Sự sẵn có của các chiplet quang UCIe sẽ tạo ra một hệ sinh thái mạnh mẽ, thúc đẩy cả việc áp dụng rộng rãi và đổi mới liên tục trên toàn ngành.”

Thay đổi Tương lai của Máy tính

Khi các khối lượng công việc AI tiếp tục tăng về độ phức tạp và quy mô, ngành công nghiệp bán dẫn đang ngày càng hướng tới các kiến trúc dựa trên chiplet như một cách tiếp cận linh hoạt và hợp tác hơn trong thiết kế chip. Việc Ayar Labs giới thiệu chiplet quang UCIe đầu tiên giải quyết các thách thức về băng thông và tiêu thụ năng lượng đã trở thành các nút thắt cho tính toán hiệu suất cao và các khối lượng công việc AI.

Sự kết hợp của tiêu chuẩn UCIe mở với công nghệ liên kết quang tiên tiến hứa hẹn sẽ cách mạng hóa tích hợp cấp hệ thống và thúc đẩy tương lai của cơ sở hạ tầng máy tính có thể mở rộng và hiệu quả, đặc biệt là cho các yêu cầu khắt khe của các hệ thống AI thế hệ tiếp theo.

Hỗ trợ mạnh mẽ của ngành công nghiệp cho sự phát triển này cho thấy tiềm năng của một hệ sinh thái công nghệ UCIe tương thích đang mở rộng nhanh chóng, có thể đẩy nhanh sự đổi mới trên toàn ngành công nghiệp bán dẫn đồng thời làm cho các giải pháp liên kết quang tiên tiến trở nên phổ biến và tiết kiệm chi phí hơn.