Ngành công nghiệp đầu tiên: Chiplet quang UCIe được Ayar Labs tiết lộ

Phòng thí nghiệm Ayar đã công bố ngành công nghiệp đầu tiên Universal Chiplet Interconnect Express (UCIe) chiplet kết nối quang, được thiết kế đặc biệt để tối đa hóa hiệu suất và hiệu quả của cơ sở hạ tầng AI đồng thời giảm độ trễ và mức tiêu thụ điện năng cho khối lượng công việc AI quy mô lớn.

Bước đột phá này sẽ giúp giải quyết nhu cầu ngày càng tăng của các kiến ​​trúc máy tính tiên tiến, đặc biệt là khi Hệ thống AI tiếp tục mở rộng. Bằng cách kết hợp giao diện điện UCIe, chiplet mới được thiết kế để loại bỏ tình trạng tắc nghẽn dữ liệu đồng thời cho phép tích hợp liền mạch với các chip từ nhiều nhà cung cấp khác nhau, thúc đẩy hệ sinh thái dễ tiếp cận và tiết kiệm chi phí hơn để áp dụng các công nghệ quang học tiên tiến.

Chiplet, có tên là TeraPHY™, đạt băng thông 8 Tbps và được cung cấp năng lượng bởi nguồn sáng SuperNova™ 16 bước sóng của Ayar Labs. Công nghệ kết nối quang này nhằm mục đích khắc phục những hạn chế của kết nối đồng truyền thống, đặc biệt là đối với các ứng dụng AI chuyên sâu về dữ liệu.

Mark Wade, Giám đốc điều hành của Ayar Labs cho biết: "Cần có các kết nối quang học để giải quyết những thách thức về mật độ công suất trong các nền tảng AI mở rộng quy mô".

Việc tích hợp với tiêu chuẩn UCIe đặc biệt quan trọng vì nó cho phép các chiplet từ các nhà sản xuất khác nhau hoạt động cùng nhau một cách liền mạch. Khả năng tương tác này rất quan trọng đối với tương lai của thiết kế chip, vốn đang ngày càng chuyển sang các phương pháp tiếp cận mô-đun, đa nhà cung cấp.

Tiêu chuẩn UCIe: Tạo hệ sinh thái Chiplet mở

Liên đoàn UCIe, đơn vị phát triển tiêu chuẩn này, đặt mục tiêu xây dựng "một hệ sinh thái mở của các chiplet cho những cải tiến trên bao bì". Đặc tả Universal Chiplet Interconnect Express của họ giải quyết nhu cầu của ngành về khả năng tích hợp tùy chỉnh nhiều hơn ở cấp độ bao bì bằng cách kết hợp công nghệ kết nối die-to-die hiệu suất cao với khả năng tương tác giữa nhiều nhà cung cấp.

Tiến sĩ Debendra Das Sharma, Chủ tịch Liên đoàn UCIe cho biết: "Sự tiến bộ của tiêu chuẩn UCIe đánh dấu bước tiến đáng kể hướng tới việc tạo ra cơ sở hạ tầng AI tích hợp và hiệu quả hơn nhờ vào hệ sinh thái các chiplet có khả năng tương tác".

Tiêu chuẩn này thiết lập một kết nối chung ở cấp độ gói, cho phép các nhà thiết kế chip kết hợp và ghép nối các thành phần từ các nhà cung cấp khác nhau để tạo ra các hệ thống chuyên biệt và hiệu quả hơn. UCIe Consortium gần đây đã công bố Bản phát hành đặc tả UCIe 2.0, cho thấy tiêu chuẩn tiếp tục được phát triển và cải tiến.

Hỗ trợ và ý nghĩa của ngành

Thông báo này đã nhận được sự ủng hộ mạnh mẽ từ những công ty lớn trong ngành bán dẫn và AI, tất cả đều là thành viên của UCIe Consortium.

Mark Papermaster từ AMD nhấn mạnh tầm quan trọng của các tiêu chuẩn mở: “Hệ sinh thái chiplet mạnh mẽ, mở và trung lập với nhà cung cấp do UCIe cung cấp đóng vai trò quan trọng trong việc đáp ứng thách thức mở rộng các giải pháp mạng để khai thác hết tiềm năng của AI. Chúng tôi rất vui mừng khi Ayar Labs là một trong những triển khai đầu tiên tận dụng tối đa nền tảng UCIe.”

Tình cảm này được Kevin Soukup nhắc lại GlobalFoundries, người đã lưu ý, “Khi ngành công nghiệp chuyển sang phương pháp tiếp cận dựa trên chiplet để phân vùng hệ thống, giao diện UCIe cho giao tiếp chiplet-to-chiplet đang nhanh chóng trở thành một tiêu chuẩn thực tế. Chúng tôi rất vui mừng khi thấy Ayar Labs trình diễn tiêu chuẩn UCIe qua giao diện quang học, một công nghệ then chốt cho các mạng mở rộng quy mô.”

Ưu điểm kỹ thuật và ứng dụng trong tương lai

Sự hội tụ của UCIe và các kết nối quang học thể hiện sự thay đổi mô hình trong kiến trúc máy tính. Bằng cách kết hợp quang tử silicon trong dạng chiplet với tiêu chuẩn UCIe, công nghệ này cho phép GPU và các bộ tăng tốc khác “giao tiếp qua nhiều khoảng cách, từ milimét đến kilômét, trong khi vẫn hoạt động hiệu quả như một GPU khổng lồ duy nhất”.

Công nghệ cũng tạo điều kiện thuận lợi Quang học đóng gói chung (CPO), với công ty sản xuất đa quốc gia Jabil đã giới thiệu một mô hình có nguồn sáng của Ayar Labs có khả năng "lên đến một petabit mỗi giây băng thông hai chiều". Phương pháp này hứa hẹn mật độ tính toán lớn hơn trên mỗi giá đỡ, hiệu quả làm mát được cải thiện và hỗ trợ khả năng hoán đổi nóng.

Lucas Tsai từ Taiwan Semiconductor Manufacturing Company (TSMC) cho biết: "Các chiplet quang học đóng gói chung (CPO) được thiết lập để chuyển đổi cách chúng ta giải quyết tình trạng tắc nghẽn dữ liệu trong điện toán AI quy mô lớn". "Việc cung cấp các chiplet quang học UCIe sẽ thúc đẩy một hệ sinh thái mạnh mẽ, cuối cùng thúc đẩy cả việc áp dụng rộng rãi hơn và đổi mới liên tục trong toàn ngành".

Chuyển đổi tương lai của máy tính

Khi khối lượng công việc AI tiếp tục tăng về độ phức tạp và quy mô, ngành công nghiệp bán dẫn ngày càng hướng đến kiến ​​trúc dựa trên chiplet như một phương pháp tiếp cận linh hoạt và hợp tác hơn đối với thiết kế chip. Việc Ayar Labs giới thiệu chiplet quang UCIe đầu tiên giải quyết các thách thức về băng thông và mức tiêu thụ điện năng vốn đã trở thành nút thắt cổ chai đối với khối lượng công việc AI và điện toán hiệu suất cao.

Sự kết hợp giữa tiêu chuẩn UCIe mở với công nghệ kết nối quang học tiên tiến hứa hẹn sẽ cách mạng hóa tích hợp cấp hệ thống và thúc đẩy tương lai của cơ sở hạ tầng điện toán hiệu quả, có khả năng mở rộng, đặc biệt là đối với các yêu cầu khắt khe của hệ thống AI thế hệ tiếp theo.

Sự hỗ trợ mạnh mẽ của ngành công nghiệp cho sự phát triển này cho thấy tiềm năng của một hệ sinh thái các công nghệ tương thích với UCIe đang mở rộng nhanh chóng, có thể thúc đẩy sự đổi mới trong toàn ngành công nghiệp bán dẫn đồng thời giúp các giải pháp kết nối quang tiên tiến trở nên phổ biến hơn và tiết kiệm chi phí hơn.