Expედera, Cadence ile Uç Yapay Zekâ Alt Sistemini Bir Araya Getirdiğini Gösterdi

Expedera, 9 Kasım 2026’da, Origin Evolution sinirsel işlem birimi (NPU) IP’sini Cadence’in Tensilica NeuroEdge 130 Yapay Zekâ Yardımcı İşlemcisiyle silikon öncesi bir simülasyonda bir araya getirdiğini duyurdu. Bu çalışma, iki yarı iletken IP bloğunun yapay zekâ çıkarım iş yüklerini nasıl paylaşıp yürüttüğünü gösterdi.

Expedera, sonucu müşteri silikonunda yapılmış bir kıyaslama testi olarak değil, doğrulanmış bir silikon öncesi entegrasyon olarak tanımladı. Birleşik alt sistem, gecikme süresini, maliyeti ve karmaşıklığı azaltırken performansı ve güç verimliliğini artıracak şekilde tasarlandı; ancak duyuruda bu hedeflere ilişkin birleşik ölçüm sonuçları paylaşılmadı. Şirketler; uç düğümler, akıllı telefonlar, otomotiv sistemleri ve veri merkezlerine yönelik çıkarım tasarımlarını hedefliyor. Bu yaklaşım, diğer Tensilica dijital sinyal işlemcilerine de genişletilebilir.

Expedera’nın baş bilim insanı Sharad Chole, modellerin birleşik alt sistemde çalıştığını ve ajan tabanlı yapay zekâ iş akışlarının şirketin özelleştirilmiş IP’yi daha hızlı sunmasına yardımcı olduğunu söyledi. Bunun müşterilere “performans ve güç gereksinimlerine göre uyarlanmış uç yapay zekâyı üretime taşımak için daha hızlı ve daha düşük riskli bir yol” sağladığını belirtti.

Yardımcı İşlemci ile NPU İş Yükünü Nasıl Paylaşıyor?

Cadence’in Tensilica Ürün Grubu’nda ürün yönetimi ve pazarlamadan sorumlu grup direktörü Amol Borkar, yardımcı işlemcinin Expedera’nın NPU’suna ön işleme, son işleme ve işleç yedekleme konularında destek verirken yapay zekâ ağlarını da çalıştırdığını söyledi. Bu düzenleme, iki hızlandırıcıya aynı görevleri vermek yerine alt sistem içinde bir iş bölümü oluşturuyor.

Cadence, yardımcı işlemciyi kendi Neo NPU’larıyla, müşterilerin geliştirdiği NPU’larla veya üçüncü taraf NPU IP’leriyle birlikte çalışacak şekilde tasarladı; Expedera ile yapılan eşleştirme, üçüncü taraf seçeneğinin somut bir örneğini oluşturuyor. Ürün belgelerinde, çok uzun komut sözcüğü (VLIW) ve tek komut, çoklu veri (SIMD) tekniklerini kullanan Xtensa tabanlı bir mimari tanımlanıyor. Belgelerde ayrıca sigmoid, tanh ve ReLU gibi NPU’lar için daha az uygun olan işlemlere yönelik optimize edilmiş komutlar da açıklanıyor.

NeuroEdge 130, bir denetleyici işlemci olarak NPU’ya talimatlar ve komutlar da gönderebiliyor; bu da alt sistem tasarlanırken öngörülmemiş iş yükleri için programlanabilirlik sağlıyor. İşlemci, AXI veya Cadence’in High Bandwidth Direct Interface arayüzü üzerinden bağlanıyor. Tensor Virtual Machine yığını üzerine kurulu NeuroWeave yazılım geliştirme kiti, modelleri Cadence yapay zekâ IP’si üzerinde ayarlamak, optimize etmek ve dağıtmak için kullanılıyor.

Origin Evolution, sinir ağlarını paketlere, yani bitişik parçalara ayırıyor ve bunları ileri beslemeli, dikkat ve vektör işleme blokları arasında yönlendiriyor. Bu bloklar farklı işlemleri, veri türlerini ve hassasiyet düzeylerini işleyebiliyor; NPU ayrıca büyük dil modellerini (LLM), evrişimli sinir ağlarını (CNN), yinelemeli sinir ağlarını (RNN) ve özel ya da kara kutu katmanlarını destekliyor. Paket tabanlı bu tasarım, farklı ağ işlerinin tek bir mimariyi paylaşmasına olanak tanırken büyük ölçekli bellek aktarımını azaltmayı amaçlıyor.

Önceki Ürün Lansmanları Yeni Entegrasyona Açıklık Getiriyor

Origin Evolution 20 Mayıs 2025’te tanıtıldığında kullanıma hazır, üretime hazır ve müşterilerin üretim tasarımlarında silikon üzerinde doğrulanmış durumdaydı. Lansmanda açıklanan rakamlar yalnızca NPU’ya ait: Expedera, tek çekirdekte 128 TFLOPS’a, birden fazla çekirdekle ise petaFLOPS ve ötesine ölçeklenebildiğini bildiriyor. Şirket ayrıca Llama 3.2 1B ve Qwen2 1.5B için alternatif çözümlere kıyasla harici bellek aktarımının %75’ten fazla azaldığını belirtiyor.

Cadence de NeuroEdge 130’u 7 Mayıs 2025’te tanıtmış ve ürünü genel kullanıma sunmuş, otomotiv uygulamaları için ISO 26262’ye hazır olduğunu açıklamıştı. Cadence, yapay zekâ ağlarında ve işleçlerinde Tensilica Vision DSP’lerle benzer performans düzeyinde alan kullanımında %30’dan fazla, dinamik güç tüketimi ve enerjide ise %20’den fazla tasarruf sağlandığını bildirdi. Bu rakamlar, yardımcı işlemciyi Cadence’in Vision DSP’leriyle karşılaştırıyor; yeni Expedera-Cadence alt sisteminin ölçüm sonuçları değil.

Uç SoC tasarımcıları açısından bu gelişme, mevcut iki IP ailesi arasında doğrulanmış bir entegrasyon yolu sunuyor: Expedera’nın paket tabanlı hızlandırması ile Cadence’in çevredeki işleçleri ve öngörülmemiş iş yüklerini programlanabilir biçimde ele alması. Bu yaklaşım, uçta çıkarım tasarımındaki pratik bir gerilimi, yani yoğun ağ hesaplamaları için özelleştirilmiş hızlandırma ile değişen modellere uyum sağlayacak ölçüde programlanabilirlik gereksinimini, farklı performans ve güç hedeflerine göre yapılandırılabilen tek bir alt sistem içinde ele alıyor.