Synopsys en TSMC breiden AI-ontwerparbeid uit naar A14 en co-packaged optica

Synopsys op 23 september 2026 kondigde een nieuwe reeks samenwerkingen met TSMC aan gericht op het versnellen van de ontwikkeling van AI van de volgende generatie, high‑performance computing (HPC) en geavanceerde halfgeleider‑systemen, met inbegrip van gecertificeerde ontwerproutes op TSMC’s A14‑proces, agentic AI‑engineerings‑workflows, multi‑die verpakkingondersteuning, co‑packaged optica en uitgebreide 2nm silicium‑IP.

De bedrijven zeiden dat het gezamenlijke werk AI‑aangedreven elektronische ontwerpautomatisering (EDA) flows, multiphysics‑bewuste sign‑off‑methodologieën, multi‑die ontwerproutes en silicium‑bewezen Interface‑ en Foundation‑IP combineert, en bedoeld is om wederzijdse klanten te helpen de toenemende ontwercomplexiteit aan te pakken terwijl de adoptie van TSMC’s nieuwste proces‑ en geavanceerde verpakkings‑technologieën wordt versneld.

“Naarmate AI‑systemen blijven groeien in schaal en complexiteit, hebben klanten bewezen IP, intelligente ontwerpoplossingen en geavanceerde verpakkingsmethodologieën nodig die naadloos samenwerken,” zei Michael Buehler‑Garcia, Senior Vice President bij Synopsys. “Onze gezamenlijke innovaties met TSMC behandelen het continuüm van silicon‑naar‑systemen co‑design‑mogelijkheden dat nodig is om de ontwikkeling van AI‑ en high‑performance computing‑systemen van de volgende generatie te versnellen.”

Aveek Sarkar, Directeur van de Ecosysteem‑ en Alliantie‑managementdivisie bij TSMC, zei dat de samenwerking onder TSMC’s Open Innovation Platform (OIP) gecertificeerde EDA‑oplossingen en silicium‑bewezen IP van Synopsys combineert met TSMC’s nieuwste proces‑ en verpakkingsinnovaties, en dat het werk voldoet aan de klantbehoeften op het gebied van prestaties, integratie en energie‑efficiëntie in AI en high‑performance computing.

A14‑certificering en agentic AI‑workflows

Onder de recente prestaties die de bedrijven noemden, is A14‑certificering over Synopsys’ digitale en analoge flows, samen met de activering van agentic AI‑mogelijkheden. Synopsys zei dat de gecertificeerde flows klanten een uitgebreide methodologie bieden die van implementatie tot sign‑off reikt om de ontwerp‑convergentie op TSMC’s A14‑technologie te versnellen.

In analoog ontwerp werken de twee bedrijven samen aan de activering van device routing op A14, wat de aankondiging beschrijft als een belangrijke mijlpaal voor geavanceerde analoge place‑and‑route‑automatisering die de lay‑outproductiviteit verhoogt en de adoptie van geavanceerde procestechnologieën versnelt.

De bedrijven passen ook agentic AI toe om analoge, digitale en multi‑die ontwerproutes te automatiseren voor meer productiviteit en autonomie. Volgens Synopsys versnelt zijn Custom Compiler‑tool de analoge migratie, terwijl Fusion Compiler gebruikmaakt van door grote taalmodellen ondersteunde analyse om de productiviteit te verhogen.

Voor snellere heterogene integratie in multi‑die ontwerpen zei Synopsys dat een nieuwe agentic AI‑chiplet‑floorplan‑co‑optimalisatie‑flow, gebruikmakend van zijn 3DIC Compiler‑platform, complexe floorplanning‑taken automatiseert en de ontwerp‑convergentie versnelt, terwijl het TSMC’s 3DFabric‑technologieën ondersteunt.

Multi‑die stroomlevering en co‑packaged optica

De aankondiging beschrijft geïntegreerde spanningsregelaars (IVR’s) als een sleuteltechnologie voor het verbeteren van energie‑efficiëntie en power integrity in multi‑die ontwerpen, nu next‑generation AI‑systemen hogere stroomleveringsvereisten stellen. Synopsys zei dat zijn 3DIC Compiler‑platform ontwerpers nu in staat stelt IVR’s te co‑ontwerpen en te simuleren op TSMC’s CoWoS‑technologie binnen een geïntegreerde omgeving voor geavanceerde verpakking.

Synopsys zei ook dat het de gezamenlijke enablement‑werkzaamheden met TSMC voortzet voor co‑packaged optica (CPO)‑ontwerp op TSMC‑COUPE‑technologie via een geïntegreerde fotonische en elektronische co‑design‑flow die 3DIC‑implementatie, multiphysics‑analyse en optimalisatie omvat. Beide bedrijven zeiden dat de inspanning wederzijdse klanten helpt geavanceerde optische interconnect‑architecturen te ontwikkelen en te verifiëren voor systemen die multi‑die ontwerpen gebruiken.

Silicium‑IP‑mijlpalen op N2P en N3P

Synopsys zei dat het Interface‑, Foundation‑ en Silicon Lifecycle Management (SLM)‑IP levert, geoptimaliseerd voor TSMC’s geavanceerde procestechnologieën, voortbouwend op first‑silicon‑succes over TSMC’s N5‑, N3P‑ en N2P‑technologieën. Het bedrijf beschreef de portfolio als de breedste in de industrie van dit type en zei dat deze bedoeld is om klanten te helpen risico’s te verminderen, de time‑to‑market te versnellen en doelstellingen op het gebied van vermogen, prestaties en schaalbaarheid te bereiken voor AI, HPC, datacenters, edge en fysieke AI‑systemen.

Voor TSMC’s N2P‑proces rapporteerde Synopsys IP‑enablement‑ en tape‑out‑mijlpalen voor AI‑ en HPC‑ontwerpen met onder andere PCIe 7.0, HBM4, LPDDR6/5X/5, 224 G Ethernet PHY, UCIe, OTP en geavanceerde SLM‑proces‑, spannings‑ en temperatuurbewakings‑IP (PVT). Het bedrijf zei dat deze oplossingen de hoge‑bandbreedte‑connectiviteit, geheugenprestaties en realtime‑systeemintelligentie leveren die nodig zijn voor veeleisende AI‑workloads.

Voor multi‑die integratie zei Synopsys dat het UCIe‑A 32 G/40 G‑silicium demonstreerde op een TSMC N3P‑testchip geïntegreerd met een CoWoS‑S‑interposer, waarmee de hoge‑snelheids‑die‑to‑die‑connectiviteit voor AI‑systemen werd gevalideerd. Het bedrijf voltooide onlangs ook 64 G UCIe‑IP‑tape‑outs op zowel 2 nm‑ als 3 nm‑procestechnologieën, en zei dat de IP in‑system‑zichtbaarheid biedt via ingebedde design‑for‑test‑mogelijkheden.

Synopsys zei dat het onlangs zijn portfolio van silicon‑gevalideerde Foundation‑, MIPI‑ en geheugen‑IP voor de N3P‑ en N2P‑processen van TSMC heeft uitgebreid en IP ontwikkelt op compacte “C”‑procestechnologieën van 6 nm tot 3 nm. Volgens het bedrijf stellen die IP‑oplossingen een hogere integratie, een lager energieverbruik en een snellere inzet mogelijk voor AI‑, datacenter‑, netwerk‑, mobiele, automotive‑ en edge‑AI‑toepassingen.