Efficient Computer lève plus de 97 M$ en Série B, valorisation de 650 M$, pour augmenter les processeurs

Efficient Computer a annoncé le 29 septembre 2026 qu’elle avait conclu des accords pour plus de 97 M$ de financement en Série B, à une valorisation de 650 M$, dirigés par TQ Ventures. L’entreprise a indiqué qu’elle utilisera ce capital pour livrer en volume son processeur Electron E1 à ses principaux clients et pour faire évoluer son architecture Fabric afin d’atteindre des performances de classe centre de données.

Conditions de financement et investisseurs

Selon l’annonce, ce tour porte le financement total levé par Efficient Computer à 173 M$, décrivant l’entreprise comme fabricant les processeurs les plus économes en énergie au monde. Les participants aux côtés de TQ Ventures comprennent Eclipse, Union Square Ventures, Giant Ventures, Triatomic Capital, TO Capital, TF Capital, Mana Ventures, Toyota Ventures, Overmatch et Borderless. Efficient a déclaré que cet effort d’extension vise des performances de classe centre de données avec une amélioration de plus de 10 fois de la consommation énergétique par rapport aux systèmes construits aujourd’hui.

Dans un article de blog compagnon publié le même jour, le PDG et cofondateur Brandon Lucia a rappelé la Série B de 97 M$, le total levé de 173 M$ et la valorisation de 650 M$. Lucia a écrit que lui, Nathan et Graham ont fondé Efficient Computer il y a environ 10 ans afin de repenser fondamentalement l’architecture des ordinateurs, en recherchant l’efficacité sans compromettre la généralité.

La page de la Série B de l’entreprise identifie l’équipe dirigeante comme suit : Lucia, directeur général ; Graham Gobieski, directeur technologique ; et Nathan Beckmann, architecte en chef.

Architecture Fabric et l’Electron E1

Efficient décrit son architecture Fabric comme une refonte totale de l’informatique et affirme une amélioration de la consommation énergétique de 10 à 100 fois pour le calcul à usage général, y compris l’IA. L’entreprise oppose cette approche à usage général à ce qu’elle qualifie d’alternatives spécialisées « puce uniquement IA », qu’elle estime ne pas prendre en charge la plupart des logiciels et risquer une obsolescence instantanée à mesure que l’IA évolue.

Selon l’annonce, l’architecture prend en charge les cadres logiciels les plus populaires via un frontal qui gère C, C++ et de nombreuses autres abstractions courantes. La page de la Série B indique que les développeurs peuvent utiliser C, C++, LiteRT et ONNX pour exécuter l’IA en parallèle de la détection, du contrôle et du code applicatif sur un seul processeur programmable, et peuvent recompiler et mettre à jour les appareils déjà déployés lorsque les modèles évoluent.

Sur sa page d’accueil, Efficient affirme que l’Electron E1 est jusqu’à 100 fois plus efficace, mesuré sur des applications complètes fonctionnant sur du silicium réel, plutôt que sur la puissance au repos ou un noyau unique ajusté manuellement pour du matériel à fonction fixe. La page décrit le compilateur effcc comme un remplacement direct de GCC ou Clang qui extrait le parallélisme, place et route un programme sur le Fabric, et compile en quelques minutes.

Efficient a indiqué que l’Electron E1 est en production de volume et que les clients l’adoptent pour l’IA physique et l’autonomie, la surveillance d’infrastructures critiques, l’espace et la défense, ainsi que les appareils portables. Les mises en avant d’applications sur la page d’accueil décrivent l’E1 exécutant l’ensemble de la chaîne d’autonomie d’un drone sur une seule puce, apportant un traitement en temps réel et une maintenance prédictive aux capteurs d’infrastructures distantes, et traitant davantage de données à bord de vaisseaux spatiaux afin que seules les découvertes critiques pour la mission soient téléchargées en C et C++ standard.

L’annonce indique également que le Fabric peut remplacer les GPU embarqués gourmands en énergie dans une pile d’autonomie robotique, permettant au système de fonctionner avec 10 fois moins d’énergie, et qu’au sommet de la gamme de performances il accélère des charges de travail de centre de données variées et irrégulières qui ne conviennent pas aux puces accélératrices d’IA et aux GPU.

« Chaque client que nous rencontrons possède une version de son produit qu’il ne peut pas fabriquer, car le budget de puissance de calcul rend les nouvelles capacités souhaitées impossibles, » a déclaré Lucia dans l’annonce. Il a ajouté que ce tour étend cet effort à de nombreux cas d’utilisation et domaines supplémentaires, alors qu’Efficient fait évoluer l’architecture Fabric des appareils déjà commercialisés vers l’échelle des centres de données.

Historique de la création et justification technique

Dans son article de blog, Lucia a soutenu qu’avec le ralentissement de la mise à l’échelle des procédés CMOS parallèlement à la fin de la loi de Moore et du scaling de Dennard, la plupart des gains de performance de calcul proviennent de compromis architecturaux qui privilégient la performance au détriment de l’efficacité, incluant d’énormes structures mémoire gourmandes en énergie, des interconnexions et des frontaux qui tentent d’extraire le parallélisme de flux d’instructions séquentiels. Il a invoqué la loi d’Amdahl contre les accélérateurs à fonction fixe : dans son exemple, même si 90 % d’un calcul correspond à un accélérateur et que le temps et le coût énergétique de cette portion tombent à zéro, le bénéfice maximal serait de 10 fois parce que les 10 % restants restent inefficaces.

Lucia a écrit que la technologie d’Efficient offre une amélioration de l’efficacité énergétique de 10 à 100 fois par rapport aux architectures CPU traditionnelles, et que l’entreprise a déjà commencé à la déployer dans des domaines aux exigences de performance plus élevées : l’autonomie humanoïde, la conduite autonome et l’IA agentielle à la périphérie et dans le cloud.

Déclarations des investisseurs et prochaines étapes

Andrew Marks, co‑founding partner at TQ Ventures, a déclaré que l’architecture d’Efficient diffère fondamentalement des conceptions existantes et introduit ce qu’il a qualifié de fonction d’escalier en efficacité pour l’informatique à usage général, ajoutant que la capacité des fondateurs à concevoir à la fois le matériel et le logiciel a convaincu la société. « Non seulement ils ont réalisé quatre tapes‑out, mais ils expédient déjà des puces aux clients en volume, » a déclaré Marks.

Rebecca Kaden, general partner at USV, a déclaré que la capacité de l’entreprise à offrir de tels gains sur l’ensemble du spectre de performance changera la façon dont l’informatique est construite et déployée, du IA physique au centre de données. Zenetta Burger, USA lead partner at Giant Ventures, a indiqué que les fondateurs ont passé des années à Carnegie Mellon à résoudre les problèmes architecturaux liés à l’informatique économe en énergie. Greg Reichow, partner at Eclipse, a affirmé que la société a soutenu Efficient dès le tout début et que la même architecture se déploie du IA physique au centre de données, la demande des clients s’accélérant.

Des déclarations d’autres investisseurs figurent sur la page de la Série B de l’entreprise. Chris Abshire, partner at Toyota Ventures, a expliqué que combiner une efficacité de classe accélérateur avec une programmabilité à usage général permet de créer des systèmes plus performants dans des environnements où l’alimentation a longtemps limité ce qui pouvait être construit. Patrick O’Kain, partner at Borderless Capital, a souligné que la puissance est la véritable contrainte quant à l’endroit où une capacité de calcul sérieuse peut être installée, tant pour les usages commerciaux que pour la sécurité nationale, et a noté que l’E1 est déjà expédié en volume.

Efficient a indiqué avoir augmenté la production de l’Electron E1 pour répondre à ce qu’elle décrit comme un intérêt client écrasant et continuera à augmenter les volumes jusqu’en 2027 afin de servir sa clientèle mondiale. La page de la Série B présente le tour comme le passage de la technologie de l’entreprise de son premier processeur à une gamme plus large de produits, avec des puces en cours de développement pour des applications fonctionnant sur des GPU embarqués et l’architecture Fabric étendue vers le calcul à l’échelle des centres de données.