Weebit Nano lanza un programa de investigación sobre ReRAM Matrix para la computación de IA en memoria

Weebit Nano ha lanzado el programa de investigación de computación en memoria Weebit Matrix, que brinda a investigadores académicos y de la industria acceso a hardware ReRAM para probar una forma distinta de ejecutar cálculos de IA: realizarlos allí donde se almacenan los datos.

El programa ofrece kits de investigación basados en una matriz de barras cruzadas de 32 × 32, compatibles con operaciones como la multiplicación de matrices por vectores, la convolución y las redes neuronales de impulsos. Su objetivo es abordar una cuestión importante de hardware para la IA en el borde: ¿cuánta energía y tiempo se pueden ahorrar al reducir las transferencias repetidas entre la memoria y un procesador independiente?

Se trata del lanzamiento de una plataforma de investigación, no de un acelerador comercial de IA terminado. Weebit afirma que aún quedan desafíos técnicos por resolver antes de que una solución de computación en memoria llegue al mercado comercial. El objetivo inmediato es permitir que los investigadores pasen de los modelos y las simulaciones a los experimentos con hardware ReRAM real.

¿Por qué calcular dentro de la memoria?

La inferencia de redes neuronales combina repetidamente las entradas con los pesos del modelo almacenados. En una arquitectura convencional, mover esos valores a través de la jerarquía de memoria puede consumir ancho de banda y energía. La computación en memoria, o IMC, busca realizar parte de ese trabajo dentro de la propia matriz de memoria.

La memoria de acceso aleatorio resistiva, o ReRAM, almacena información mediante resistencia eléctrica programable. Las celdas de óxido de Weebit contienen una capa de conmutación entre electrodos; los voltajes aplicados modifican la trayectoria conductora y, por tanto, la resistencia de la celda. El estado almacenado se conserva sin alimentación continua, por lo que la ReRAM es no volátil.

En la investigación sobre computación analógica, esas propiedades eléctricas pueden servir para algo más que almacenar bits. Una matriz puede codificar pesos en sus celdas de memoria y utilizar las respuestas eléctricas resultantes para participar en los cálculos. Así, el comportamiento físico de la memoria se vincula con las operaciones de multiplicación y acumulación que se utilizan en todas las redes neuronales.

Este objetivo es especialmente pertinente para dispositivos con presupuestos energéticos y térmicos limitados, como sensores, equipos industriales y otros sistemas de borde. Esto no significa que todas las partes de un modelo de IA se ejecuten dentro de la matriz ni que desaparezca el movimiento de datos en el sistema completo.

Qué incluyen los kits de investigación Matrix

En un principio, Weebit ofrece dos paquetes:

• Paquete de evaluación Matrix IMC: una placa de evaluación de acceso directo para investigadores que necesitan acceder más de cerca al hardware.
• Paquete de inicio rápido Matrix IMC: una placa IMC completa, un subsistema FPGA y código de ejemplo.

Ambos incluyen muestras de chips encapsulados, documentación y una placa IMC con zócalo. La matriz de barras cruzadas de 32 × 32 ofrece una plataforma controlada para estudiar métodos de programación, algoritmos de IA y arquitecturas neuromórficas, incluidas las redes neuronales de impulsos.

El subsistema FPGA de la opción de inicio rápido proporciona a los investigadores hardware digital programable junto con la matriz de memoria. Esto resulta útil para explorar sistemas híbridos, en los que las operaciones basadas en memoria trabajan junto con el procesamiento convencional, en lugar de intentar sustituir una canalización de computación completa.

Los participantes compartirán con Weebit los resultados y comentarios relacionados con ReRAM. La empresa afirma que esta colaboración tiene por objeto mejorar la tecnología y contribuir a la investigación más amplia. El anuncio no revela el precio de los kits, la cantidad de proyectos que se aceptarán ni la fecha de entrega de un acelerador comercial.

Cómo contextualizar la afirmación sobre el consumo energético de 80×

Un resumen de investigación vinculado aporta detalles importantes sobre las afirmaciones de rendimiento de Weebit. Una empresa estadounidense no identificada que trabaja en hardware de IA tolerante a la radiación evaluó una arquitectura IMC para una tarea de clasificación de imágenes con una red neuronal convolucional personalizada.

La comparación utilizó una GPU NVIDIA GeForce RTX 4090 y una plataforma FPGA Xilinx ZCU104. Los resultados del sistema IMC se proyectaron a nivel de sistema mediante un modelado de aplicaciones basado en mediciones de una matriz ReRAM de Weebit.

Para esa carga de trabajo, el análisis proyectó un consumo energético aproximadamente 80 veces menor que el de la implementación con GPU y 13 veces menor que el de la implementación con FPGA. Por separado, el comunicado de lanzamiento describe una reducción de la latencia de casi 100 veces. Se trata de proyecciones específicas para esa carga de trabajo, no de mediciones validadas de forma independiente que demuestren que un acelerador Matrix comercial completo supera a las GPU en distintas tareas de IA.

Esta distinción es fundamental para el programa de investigación. Un resultado útil a nivel de matriz debe traducirse en un sistema completo que mantenga la precisión del modelo y tenga en cuenta el control, la conversión de datos, las comunicaciones y otras operaciones auxiliares. Estas funciones complementarias también consumen energía y añaden latencia.

Los experimentos con hardware pueden revelar lo que las simulaciones no muestran

El director ejecutivo de Weebit, Coby Hanoch, señala la colaboración anterior con CEA-Leti, incluida una demostración de una red neuronal de impulsos basada en ReRAM en 2019. Matrix amplía esa línea de investigación al poner una plataforma de hardware definida a disposición de más investigadores cualificados.

El investigador en computación neuromórfica Kevin D. Johnson, cuya labor abarca la computación heterogénea y neuromórfica, afirmó que quiere usar la plataforma para validar modelos con hardware real y evaluar la precisión, la latencia y el consumo de energía a nivel de sistema. Entre sus intereses está combinar ReRAM con otras tecnologías de procesamiento.

Este enfoque refleja la oportunidad práctica: identificar qué partes de una carga de trabajo se benefician de la computación basada en memoria y, después, combinarlas con otro hardware cuando corresponda. La pregunta de investigación va más allá de determinar si una operación individual es eficiente; también consiste en saber si el sistema resultante ofrece un rendimiento útil y reproducible en las aplicaciones.

Weebit también destaca la tolerancia a la radiación como motivo para investigar la ReRAM en entornos adversos. La idoneidad para una aplicación aeroespacial, de defensa o médica concreta seguiría dependiendo de los requisitos y de la validación del diseño completo.

Demostraciones y acceso a la investigación

Weebit tiene previsto presentar Matrix IMC en electronica 2026, que se celebrará del 10 al 13 de noviembre en Múnich. La empresa indica que estará en el pabellón C2, estand 637; en la página del evento ofrece información sobre las demostraciones y las reuniones.

Los paquetes están disponibles para investigadores cualificados, y las solicitudes se evaluarán según su adecuación al enfoque de investigación del programa. Weebit ofrece un formulario de solicitud para proyectos de investigación a quienes deseen participar.

La contribución inmediata de Matrix es dar acceso a hardware con el que poner a prueba los supuestos que sustentan la IA en memoria. En un campo centrado en reducir el costo de mover datos, la evidencia valiosa será comprobar cómo se mantienen en conjunto la precisión medida, el consumo de energía y la latencia cuando los investigadores ejecutan cargas de trabajo reales.