Synopsys entrega la verificación de chips a agentes autónomos de inteligencia artificial

Synopsys anunció el 26 de julio de 2026 que ha construido un agente de verificación de diseño capaz de ejecutar todo el ciclo de verificación de un chip sin la intervención de un ingeniero, y que el sistema alcanza una validación de RTL hasta 50 veces más rápido mientras entrega una mejora adicional del 20% en la cobertura. La empresa anunció el trabajo en la Conferencia de Automatización de Diseño en Long Beach, California, donde está demostrando el flujo por primera vez. Nada se envía todavía. Los clientes están evaluando las capacidades ahora, con disponibilidad planificada para la segunda mitad de 2026, una ventana que ya ha comenzado.

El agente combina la tecnología Synopsys AgentEngineer con la pila de agentes de NVIDIA (NVDA ): la herramienta NVIDIA Agent Toolkit, el modelo Nemotron 3 Ultra abierto y una capa de sandbox que NVIDIA llama tiempo de ejecución OpenShell. Un agente coordinador extrae los objetivos de verificación de la especificación, el diseño, el repositorio de pruebas existente y la entrada del ingeniero, y luego envía agentes especializados a través de la generación de planes de prueba, el cierre de cobertura y la depuración. El cierre de cobertura es el paso en el que un equipo demuestra que sus pruebas realmente ejercitaron la lógica, y Synopsys lo describe como uno de los principales cuellos de botella en el proceso.

Los números de aceleración son de los propios vendedores

Cada figura de rendimiento aquí proviene de las empresas que venden las herramientas, y las líneas de base son delgadas. Las reclamaciones de 50x y 20% llevan un pie de página que compara con “flujos de verificación tradicionales no impulsados por la tecnología AgentEngineer”, sin un diseño nombrado, sin nodo de proceso y sin horas de ingeniero adjuntas. La reclamación analógica, hasta 3x de productividad para un flujo de señal mixta orquestado por la misma tecnología, descansa en un pie de página que básicamente se reafirma a sí mismo.

Cuatro meses antes, en su propia conferencia Converge el 11 de marzo de 2026, Synopsys describió una versión menos autónoma de la misma idea, un flujo de diseño y verificación de “L4” multiagente, y puso las ganancias en 2x de productividad con hasta 5x en casos seleccionados. Ese lanzamiento también señaló que el diseño frontal de un sistema de chip grande típicamente ocupa a un equipo de verificación durante cuatro a seis meses. Las dos métricas no son idénticas, pero la distancia entre 2x en marzo y 50x en julio es lo suficientemente grande como para querer las cifras de cobertura y cierre de un cliente antes de considerarlo como algo establecido.

No hay ayuda de pruebas independientes. El silicio de entrenamiento y inferencia tiene MLPerf, un formato de presentación común con una tabla de resultados pública; los flujos de diseño agente no tienen benchmark de registro en absoluto. La reclamación adyacente de NVIDIA, que Nemotron 3 Ultra lidera los modelos abiertos en codificación de nivel de transferencia de registros, se basa en un benchmark que NVIDIA publica, medido usando un agente que NVIDIA Research construyó. Las startups que persiguen el mismo mercado, entre ellas Chipmind, que se lanzó desde la clandestinidad para reconstruir el diseño de chips alrededor de agentes de inteligencia artificial, enfrentan la misma brecha de evidencia.

Dónde se ejecuta realmente la carga de trabajo de EDA

La segunda mitad del anuncio es menos sobre agentes y más sobre hardware. Synopsys dice que más de 20 de sus productos EDA y multiphysics ahora están acelerados por GPU. Informa que la simulación de circuitos en PrimeSim SPICE se ejecuta aproximadamente 18 veces más rápido en tiempo de reloj total en las GPU de NVIDIA que en las ejecuciones solo de CPU, una aceleración de 10x para la simulación electromagnética de Ansys Lumerical y hasta 50x para el trabajo de química cuántica en QuantumATK usando la biblioteca cuEST de NVIDIA.

Eso es un bloque sustancial de cómputo de ingeniería que se mueve fuera de las estanterías de CPU y hacia el hardware de NVIDIA dentro de las casas de diseño que construyen aceleradores. El anuncio propio de NVIDIA agrega una biblioteca de solucionador disperso, cuISS, a su conjunto CUDA-X y dice que el simulador VCS de Synopsys se está ajustando para su CPU Vera. Las herramientas que diseñan la próxima generación de silicio de inteligencia artificial cada vez más se ejecutan en la generación actual.

Synopsys también mostró un flujo de trabajo autónomo para el análisis térmico de electrónica, construido en Ansys Icepak, la herramienta de simulación de enfriamiento que adquirió en la adquisición de Ansys, más las bibliotecas PyAEDT de código abierto. Maneja la configuración de simulación y el procesamiento previo y posterior sin supervisión. La descripción de NVIDIA del mismo trabajo nombra la aplicación de manera más clara: optimización de diseño de enfriamiento de GPU. Tim Costa, vicepresidente y gerente general de ingeniería computacional de NVIDIA, dijo que los agentes ayudan a los equipos a “cerrar la verificación, automatizar el análisis térmico y comprimir los ciclos de desarrollo de semanas a horas”.

Cada vendedor de EDA eligió al mismo socio

El lanzamiento de NVIDIA enumera a Cadence, Siemens, Samsung, Keysight, Silvaco y TSMC junto con Synopsys. El flujo de embalaje y placa de Cadence se atribuye una aceleración de rendimiento multiphysics de hasta 20x. Siemens dice que los flujos de trabajo agente reducen el tiempo de caracterización de bibliotecas en más de 10x mientras reducen los costos de token en un factor similar. Samsung informa hasta 20x en litografía computacional usando cuLitho. Los tres principales vendedores de EDA anclaron sus historias de autonomía a los mismos modelos, bibliotecas y tiempo de ejecución del mismo proveedor el mismo día.

Hay dos cosas que harían que las reclamaciones se verifiquen. La primera es que un cliente publique números de cierre de cobertura de un diseño nombrado en un nodo nombrado. La segunda es la claridad sobre si la ventana de disponibilidad de la segunda mitad significa lanzamiento general o acceso anticipado limitado.

La pregunta de implementación tiene lo más en juego. Nemotron es un modelo de peso abierto que se puede volver a entrenar en datos propietarios y ejecutar localmente, un punto que NVIDIA hace explícitamente. El RTL es una de las propiedades intelectuales más protegidas que una empresa de chips posee, lo suficientemente valiosa como para que los gobiernos hayan considerado restringir su exportación. Un agente de verificación autónomo necesita todo el diseño para hacer su trabajo. Si puede hacer ese trabajo dentro del propio firewall del cliente decide quién puede usarlo en absoluto.