Expedera demuestra la combinación de un subsistema de IA en el borde con Cadence

Expedera anunció el 9 de noviembre de 2026 que había combinado su propiedad intelectual de la unidad de procesamiento neuronal (NPU) Origin Evolution con el coprocesador de IA Tensilica NeuroEdge 130 de Cadence en una simulación previa a la fabricación del silicio, demostrando cómo los dos bloques de propiedad intelectual para semiconductores distribuyen y ejecutan las cargas de trabajo de inferencia de IA.

Expedera describió el resultado como una integración validada previa a la fabricación del silicio, no como una prueba comparativa en silicio de cliente. El subsistema combinado está diseñado para mejorar el rendimiento y la eficiencia energética, y reducir al mismo tiempo la latencia, el costo y la complejidad, pero el anuncio no ofrece mediciones conjuntas de esos objetivos. Las empresas se dirigen a diseños de inferencia para nodos de borde, teléfonos inteligentes, sistemas automotrices y centros de datos, y el enfoque puede ampliarse a otros procesadores de señales digitales Tensilica.

Sharad Chole, científico jefe de Expedera, afirmó que los modelos se ejecutan en el subsistema combinado y que los flujos de trabajo de IA agéntica ayudan a la empresa a entregar propiedad intelectual personalizada con mayor rapidez, lo que ofrece a los clientes «una vía más rápida y de menor riesgo para llevar a producción una IA en el borde adaptada a sus requisitos de rendimiento y consumo energético».

Cómo se distribuye el trabajo entre el coprocesador y la NPU

Amol Borkar, director de grupo de gestión de productos y marketing del grupo Tensilica Products Group de Cadence, afirmó que el coprocesador ayuda a la NPU de Expedera con el preprocesamiento, el posprocesamiento y la ejecución alternativa de operadores, además de ejecutar redes de IA. Esta disposición establece una división del trabajo dentro del subsistema, en lugar de asignar tareas idénticas a dos aceleradores.

Cadence diseñó el coprocesador para que funcione junto con sus NPU Neo, las NPU desarrolladas por los clientes o la propiedad intelectual de NPU de terceros, por lo que la combinación con Expedera es un ejemplo concreto de esta última opción. Su documentación del producto describe una arquitectura basada en Xtensa que emplea instrucciones de palabra muy larga (VLIW) e instrucciones únicas con múltiples datos (SIMD), con instrucciones optimizadas para operaciones como sigmoid, tanh y ReLU, menos adecuadas para las NPU.

NeuroEdge 130 también puede emitir instrucciones y comandos a una NPU en calidad de procesador de control, lo que añade programabilidad para cargas de trabajo que no se habían previsto al diseñar el subsistema. Se conecta mediante AXI o la interfaz de ancho de banda elevado de Cadence. El kit de desarrollo de software NeuroWeave, basado en la pila Tensor Virtual Machine, se utiliza para ajustar, optimizar e implementar modelos en la propiedad intelectual de IA de Cadence.

Origin Evolution divide las redes neuronales en paquetes, es decir, fragmentos contiguos, y los dirige a través de bloques de procesamiento de propagación hacia delante, atención y vectores. Estos bloques gestionan distintas operaciones, tipos de datos y precisiones; la NPU también admite LLM, CNN, RNN y capas personalizadas o de caja negra. Este diseño basado en paquetes busca reducir los grandes movimientos de datos en memoria y, a la vez, permitir que distintos tipos de tareas de redes compartan una misma arquitectura.

Lanzamientos anteriores aclaran el alcance de la nueva integración

Origin Evolution se presentó el 20 de mayo de 2025 como un producto disponible, listo para producción y probado en silicio en diseños de producción de clientes. Las cifras de su lanzamiento corresponden únicamente a la NPU: Expedera informa de una escalabilidad de hasta 128 TFLOPS en un núcleo y de petaflops o más con varios núcleos, además de una reducción superior al 75 % de los movimientos de memoria externa para Llama 3.2 1B y Qwen2 1.5B en comparación con soluciones alternativas.

Cadence también presentó NeuroEdge 130 el 7 de mayo de 2025, con disponibilidad general y la condición de estar listo para ISO 26262 en aplicaciones automotrices. Cadence informó de una reducción del área superior al 30 % y de una disminución de más del 20 % en la potencia dinámica y el consumo energético, con un rendimiento comparable al de los DSP Tensilica Vision en redes y operadores de IA. Esas cifras comparan el coprocesador con los DSP Vision de Cadence; no miden el nuevo subsistema de Expedera y Cadence.

Para los diseñadores de SoC de borde, este avance ofrece una vía de integración validada entre dos familias de propiedad intelectual existentes: la aceleración basada en paquetes de Expedera y la gestión programable de los operadores circundantes y de las cargas de trabajo imprevistas de Cadence. Aborda una tensión práctica del diseño de inferencia en el borde —la aceleración especializada para los cálculos densos de las redes frente a la programabilidad necesaria para adaptarse a modelos cambiantes— en un subsistema que puede configurarse para distintos objetivos de rendimiento y consumo energético.