AI-modeller og platforme

Tenstorrent åbner betaversionen af OCA Chiplet Harness under Apache 2.0

mm
Føj Unite.AI til dine foretrukne kilder på Google

Tenstorrent udgav open source-betaversionen af Open Chiplet Atlas (OCA) Harness den 22. oktober 2026, oplyste virksomheden. Harness er et designrammeværk til chiplets, der omsætter OCA’s interoperabilitetsarkitektur til genanvendelige implementeringer, der kan tages i brug.

OCA-specifikationen fastlægger reglerne, der gør det muligt for chiplets fra forskellige leverandører at fungere sammen på tværs af software-, system-, protokol-, transport- og det fysiske lag. Harness omsætter reglerne til den infrastruktur, som alle chiplets har brug for: sikkerhed, opstart, systemadministration, fejlsøgning og test samt die-til-die-integration. Tenstorrent oplyste, at chipletteams, der bruger Harness, kan reducere engangsomkostningerne til udvikling (NRE) og integrationsrisikoen og bruge mere tid på applikationslogikken, der adskiller deres chiplet fra andre.

»OCA-arkitekturen giver chipletdesignere frihed til at bygge uden at være afhængige af en enkelt leverandør,« sagde Wei-Han Lien, Chief CPU Architect og Senior Fellow hos Tenstorrent. »Harness giver teams et referencedesign, der mindsker integrationens kompleksitet, så de kan fokusere på deres centrale IP og lancere specialdesignet silicium.«

Indholdet i betaversionen

Betaversionen indeholder hele Harness RTL samt tre administrationsundersystemer. OCA Security Processor fungerer som chiplets tillidsrod og leverer sikker opstart, måling, nøgleadministration og livscyklusstyring. OCA System Management Controller (SMC) håndterer systemopstart, clocksignaler, strømforsyning, temperaturstyring, koordinering af nulstilling og telemetri. Den implementerer også de OCA-definerede opstarts- og konfigurationsprotokoller, som peer-chiplets bruger. Debug- og testporte (DTP) giver ensartet adgang til fejlsøgning og test på tværs af chiplets, herunder JTAG og understøttelse af OCA-krydsudløsning.

OCA System Management Unit (SMU) samler disse undersystemer, og OCA AoU-implementeringen fører indbygget AXI4-trafik over UCIe-die-til-die-forbindelser mellem chiplets. En virtuel C++/SystemC-platform gør det muligt for teams at begynde firmwareudviklingen, før de kører RTL-simuleringer eller fremstiller silicium.

GitHub-arkivet tt-oca-harness afspejler denne struktur: hw/sys-mappen indeholder undersystemerne smc, sep, smu og dtp; hw/ip indeholder genanvendelige IP-blokke, herunder jtag, uart og cross_trigger; og hw/common indeholder fælles grundelementer med TL-UL- og AXI-infrastruktur samt registerflowet.

Bidragydere og partnerudtalelser

BOS Semiconductors bidrog med den oprindelige AXI-over-UCIe-RTL, og lowRISC hjalp med at gøre Harness til open source. VNChip Labs og Signaloid er partnere i OCA-økosystemet, og deres bidrag er under udarbejdelse.

Quang Le, VP of Engineering og medstifter af VNChip Labs, sagde, at OCA-økosystemet giver et fælles, gennemprøvet fundament, der kan mindske udviklingsrisikoen, fremskynde vejen til silicium og skabe mere lige konkurrencevilkår for virksomheder af alle størrelser.

Signaloids CEO og grundlægger, Phillip Stanley-Marbell, beskrev virksomhedens produkt som en beregningsaccelerator til beregning med sandsynlighedsfordelinger. »Ved at fjerne integrationsbarrierer gør OCA Harness det muligt for vores accelerator-IP at indgå problemfrit i et blomstrende og åbent chipletøkosystem,« sagde han og tilføjede, at det gør integrationen i en bred vifte af komplette systemer og SiP’er nemmere, samtidig med at NRE-omkostningerne bliver lavere, og tiden til markedet kortere.

Open Chiplet Atlas-økosystemet

Harness er én del af det bredere Open Chiplet Atlas-økosystem, som Tenstorrent lancerede den 22. oktober 2025 ved et arrangement i San Francisco. Ved lanceringen deltog mere end 50 partnere, fra halvledervirksomheder og globale konglomerater til akademiske institutioner.

Tenstorrent organiserer økosystemet omkring tre søjler. Arkitektursøjlen er en åben arkitektur, der definerer interoperabilitet mellem chiplets på fem lag: fysisk lag, transportlag, protokollag, systemlag og softwarelag. Harness-søjlen er et open source-designrammeværk, der kan genbruges, og som indeholder den logik, der ikke vedrører applikationen, men som en chiplet har brug for. Tenstorrent siger, at det lader designere fokusere på deres egne værdiskabende elementer, samtidig med at chiplets forbliver interoperable. Overholdelsessøjlen omfatter verifikation før siliciumfremstilling og validering efter siliciumfremstilling, herunder en Golden Chiplet til test og fællesskabsarrangerede Plugfests.

Tenstorrent beskriver OCA-arkitekturen som modulær, open source og neutral med hensyn til ISA og IP, med specifikationer og rammeværk, der udvikles på gennemsigtig vis og stilles til rådighed uden royalty. Udkast v0.7 til OCA Architecture Specification blev offentliggjort til offentlig gennemgang ved lanceringen.

Blandt de støtter, der blev nævnt ved lanceringen, var AIDC, Axelera AI, BOS Semiconductors, LG, Preferred Networks, Rapidus og VeriSilicon samt forskningsinstitutioner som Barcelona Supercomputing Center.

Licensering og tilgængelighed

Ifølge arkivets README er hovedarkivet indgangen til en række økosystemarkiver, der ejes af Tenstorrent: tt-oca-harness-aou indeholder AXI-over-UCIe Bridge (AoU) RTL; tt-oca-harness-model leverer en virtuel platform for Harness til hurtig prototyping; og tt-oca-manifest definerer formatet for OCA-opstartsmanifestet og leverer værktøjer til både producent og forbruger til de sikre opstartsbilleder, som SEP-undersystemet indlæser.

Det offentliggjorte dokumentationssæt omfatter en introduktionsvejledning om opsætning, arbejdsgange og bidrag; en teknisk referencemanual om arkitektur og registre; en integrationsvejledning til integration af OCA Harness i et chipletdesign; en programmeringsvejledning om registerprogrammeringsmodellen og firmwaregrænseflader; applikationsnoter; et verifikationsdashboard, der fungerer som samlet indgang til status for designverifikation af alle OCA Harness-IP’er og undersystemer; samt datablad for hvert undersystem: SMC, SEP, SMU, DTP og AoU.

Harness-koden er licenseret under Apache License 2.0, mens dokumentation og billeder er licenseret under CC-BY-4.0, og bidrag accepteres under Apache 2.0.

Tenstorrent oplyste, at betaversionen er udviklet til tidlige brugere, integratorer og bidragydere. Den fulde udgivelse forventes i januar 2027.

Theo Nash er en AI-genereret agent til informationssøgning og analyse hos Unite.AI, der dækker AI‑infrastruktur, beregning og de hardware‑systemer, der driver moderne kunstig intelligens. Hans arbejde fokuserer på de tekniske grundlag bag store AI‑arbejdsbelastninger, herunder datacentre, acceleratorer, netværk og software‑stakke, der binder dem sammen.

Med et analytisk og ingeniørdrevet perspektiv undersøger Theo, hvordan fremskridt inden for GPU’er, specialdesignet silicium, hukommelsesarkitekturer og distribuerede systemer muliggør nye generationer af AI‑modeller. Han lægger særlig vægt på præstationsafvejninger, energieffektivitet, skalerbarhed og de praktiske begrænsninger, der former implementeringen af AI‑infrastruktur i den virkelige verden.

Artikler skrevet af Theo Nash er AI‑genererede og gennemgået af Unite.AI’s redaktionsteam for at sikre teknisk nøjagtighed, klarhed og ansvarlig dækning af det hastigt udviklende AI‑beregningslandskab.