Branchens første: UCIe-optisk chiplet afsløret af Ayar Labs

Ayar Labs har afsløret branchens første Universal Chiplet Interconnect Express (UCIe) optisk interconnect chiplet, designet specifikt til at maksimere AI-infrastrukturs ydeevne og effektivitet, samtidig med at reducere forsinkelse og strømforbrug for store AI-arbejdsbelastninger.

Dette gennembrud vil hjælpe med at imødekomme de øgende krav til avancerede computering-arkitekturer, især da AI-systemer fortsætter med at skala. Ved at inkorporere en UCIe-elektrisk grænseflade er den nye chiplet designet til at eliminere dataflaskehals, samtidig med at det muliggør en ubesværet integration med chip fra forskellige leverandører, hvilket fremmer en mere tilgængelig og kosteffektiv økosystem for overtagelse af avancerede optiske teknologier.

Chiplet’en, der hedder TeraPHY™, opnår en båndbredde på 8 Tbps og drives af Ayar Labs’ 16-bølge SuperNova™ lyskilde. Denne optiske interconnect-teknologi sigter mod at overvinde begrænsningerne for traditionelle kobberinterconnects, især for dataintensive AI-applikationer.

“Optiske interconnects er nødvendige for at løse strøm-tæthedsudfordringer i scale-up AI-fabrikker,” sagde Mark Wade, administrerende direktør for Ayar Labs.

Integrationen med UCIe-standarden er særlig betydningsfuld, da den tillader chiplets fra forskellige fabrikker at arbejde sammen ubesværet. Denne interoperabilitet er afgørende for fremtiden for chip-design, der i stigende grad bevæger sig mod multi-vendor, modulære tilgange.

UCIe-standarden: Oprettelse af en åben chiplet-økosystem

UCIe-konsortiet, der udviklede standarden, sigter mod at opbygge “en åben økosystem af chiplets til pakkeinnovationer”. Deres Universal Chiplet Interconnect Express-specifikation imødekommer branchens krav om mere tilpassede, pakke-niveau-integration ved at kombinere høj-ydeevne die-til-die-interconnect-teknologi med multi-vendor-interoperabilitet.

“Fremgangen i UCIe-standarden markerer betydelig fremskridt mod at skabe mere integrerede og effektive AI-infrastrukturer takket være en økosystem af interoperable chiplets,” sagde Dr. Debendra Das Sharma, formand for UCIe-konsortiet.

Standarden etablerer en universal interconnect på pakke-niveau, hvilket muliggør, at chip-designere kan kombinere komponenter fra forskellige leverandører for at skabe mere specialiserede og effektive systemer. UCIe-konsortiet har nyligt annonceret udgivelsen af UCIe 2.0-specifikationen, hvilket indikerer standardens fortsatte udvikling og tilpasning.

Branchestøtte og implikationer

Meddelelsen har fået stærk støtte fra store spillere i halvleder- og AI-industrien, alle medlemmer af UCIe-konsortiet.

Mark Papermaster fra AMD understregede vigtigheden af åbne standarder: “Den robuste, åbne og vendor-neutrale chiplet-økosystem, som UCIe tilbyder, er afgørende for at imødekomme udfordringen med at skala netværksløsninger for at levere på det fulde potentiale i AI. Vi er begejstrede for, at Ayar Labs er en af de første, der udnytter UCIe-platformen til fulde.”

Dette synspunkt blev gentaget af Kevin Soukup fra GlobalFoundries (GFS ), der bemærkede, “Da branchen går over til en chiplet-baseret tilgang til system-partitionering, bliver UCIe-grænsefladen for chiplet-til-chiplet-kommunikation hurtigt en de facto-standard. Vi er begejstrede for at se Ayar Labs demonstrere UCIe-standarden over en optisk grænseflade, en afgørende teknologi for scale-up-netværk.”

Tekniske fordele og fremtidige applikationer

Konvergenen af UCIe og optiske interconnects repræsenterer en paradigmeskift i computing-arkitektur. Ved at kombinere silicium-fotonik i en chiplet-formfaktor med UCIe-standarden muliggør teknologien, at GPU’er og andre acceleratorer kan “kommunikere over en bred række afstande, fra millimeter til kilometer, mens de effektivt fungerer som en enkelt, kæmpe GPU.”

Teknologien muliggør også Co-Packaged Optics (CPO), med det multinationale produktionsselskab Jabil, der allerede viser en model, der indeholder Ayar Labs’ lyskilder, der kan levere “op til en petabit per sekund bi-retning-båndbredde.” Denne tilgang lover større beregnings-tæthed per rack, forbedret afkølings-effektivitet og understøttelse af hot-swap-funktion.

“Co-pakket optisk (CPO) chiplets er på vej til at ændre, hvordan vi løser dataflaskehals i stor-skalai-computing,” sagde Lucas Tsai fra Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “Tilgængeligheden af UCIe-optiske chiplets vil fremme en stærk økosystem, der i sidste ende driver både bredere adoption og fortsat innovation på tværs af branchen.”

Transformation af fremtidens computing

Da AI-arbejdsbelastninger fortsætter med at vokse i kompleksitet og skala, ser halvleder-industrien i stigende grad på chiplet-baserede arkitekturer som en mere fleksibel og samarbejdsorienteret tilgang til chip-design. Ayar Labs’ introduktion af den første UCIe-optiske chiplet løser båndbredde- og strømforbrugsudfordringerne, der er blevet flaskehals for høj-ydeevne-computing og AI-arbejdsbelastninger.

Kombinationen af den åbne UCIe-standard med avanceret optisk interconnect-teknologi lover at revolutionere system-niveau-integration og drive fremtidens skalerbare, effektive computing-infrastruktur, især for de krævende krav til næste generations AI-systemer.

Den stærke branchestøtte til denne udvikling indikerer potentialet for en hurtigt udvidende økosystem af UCIe-kompatible teknologier, der kunne accelerere innovation på tværs af halvleder-industrien, samtidig med at det gør avancerede optiske interconnect-løsninger mere tilgængelige og kosteffektive.