Andy Nightingale, Vicepræsident for Produktmarkedsføring hos Arteris – Intervieuserie

Andy Nightingale, Vicepræsident for Produktmarkedsføring hos Arteris er en erfaren global forretningsleder med en divers baggrund inden for ingeniørvidenskab og produktmarkedsføring. Han er en charmeret medlem af British Computer Society og Chartered Institute of Marketing, og har mere end 35 års erfaring inden for højteknologiindustrien.

Gennem sin karriere har Andy haft en række roller, herunder ingeniør- og produktlederstillinger hos Arm, hvor han tilbragte 23 år. I sin nuværende rolle som Vicepræsident for produktmarkedsføring hos Arteris, overvåger Andy Magillem system-on-chip-udviklingsværktøjer og FlexNoC og Ncore network-on-chip-produkter.

Arteris er en katalysator for system-on-chip-innovation som den førende leverandør af halvleder-system-IP til acceleration af system-on-chip-udvikling. Arteris Network-on-Chip (NoC) interconnect-intellektuel ejendom (IP) og system-on-chip-integrations-teknologi ermögiller højere produktperformance med lavere strømforbrug og hurtigere markedsføring, og leverer bevis på fleksibilitet og bedre økonomi for system- og halvlederfirmaer, så innovative mærker er frie til at drømme om, hvad der kommer herefter.

Med din omfattende erfaring hos Arm og nuværende rolle som leder af produktmarkedsføring hos Arteris, hvordan har din perspektiv på udviklingen af halvleder-IP og interconnect-teknologier ændret sig over årene? Hvad er de vigtigste trends, der fascinerer dig mest i dag?

Det har været en ekstraordinær rejse – fra mine tidlige dage med at skrive testbenches til ASIC’er hos Arm til at hjælpe med at forme produktstrategi hos Arteris, hvor vi er i frontlinjen for interconnect-IP-innovation. Tilbage i 1999 accelererede systemkompleksiteten hurtigt, men fokus var stadig primært på processorperformance og essentiel system-on-chip-integration. Verifikationsmetoder var under udvikling, men interconnect blev ofte set som en fast infrastruktur – nødvendig, men ikke strategisk.

I dag er interconnect-IP blevet en kritisk faktor for system-on-chip-skalerbarhed, strømeffektivitet og AI/ML-performance. Opkomsten af chiplets, domænespecifikke acceleratorer og multi-die-arkitekturer har lagt enormt pres på interconnect-teknologier til at blive mere adaptive, innovative, fysisk og software-orienteret.

En af de mest spændende trends, jeg ser, er konvergen af AI og interconnect-design. Hos Arteris udforsker vi, hvordan maskinlæring kan optimere NoC-topologier, intelligent rute data-trafik og endda forudse congestion for at forbedre realtidsperformance. Dette handler ikke kun om hastighed – det handler om at gøre systemer mere innovative og responsive.

Hvad fascinerer mig, er, hvordan halvleder-IP bliver mere tilgængeligt for AI-innovatorer. Med højt niveau system-on-chip-konfigurations-IP og abstraktionslag kan startups inden for bil, robotteknologi og edge-AI nu udnytte avancerede interconnect-arkitekturer uden at have en dyb baggrund i RTL-design. Denne demokratisering af kapacitet er enorm.

En anden vigtig ændring er rollen af virtuel prototypering og systemniveau-modellering. Da jeg tidligt i min karriere arbejdede med ESL-værktøjer, er det tilfredsstillende at se, at disse metoder nu ermögiller tidlig AI-arbejdslast-evaluering, performance-forudsigelse og arkitektoniske trade-offs langt før silicium er fastlagt.

Til sidst afhænger fremtiden for AI af, hvor effektivt vi flytter data – ikke kun, hvor hurtigt vi behandler dem. Det er derfor, jeg tror, udviklingen af interconnect-IP er central for den næste generation af intelligente systemer.

Arteris’ FlexGen udnytter AI-dreven automation og maskinlæring til at automatisere NoC-topologi-generering. Hvordan ser du AI’s rolle udvikle sig i chip-design over de næste fem år?

AI transformerer fundamentalt chip-design, og over de næste fem år vil dens rol kun dykke dybere – fra produktivitets-hjælp til intelligent design-partner. Hos Arteris leverer vi allerede denne fremtid med FlexGen, hvor AI, formelle metoder og maskinlæring er central for at automatisere Network-on-Chip-topologi-optimering og system-on-chip-integrations-arbejdsprocesser.

Hvad adskiller FlexGen fra andre løsninger, er dets kombination af ML-algoritmer – alle kombineret til at initialisere floorplans fra billeder, generere topologier, konfigurere ure, reducere Clock Domain Crossings og optimere connectivity-topologien og dens placering og routing-båndbredde, hvilket strømliner kommunikation mellem IP-blokke. Desuden sker dette deterministisk, hvilket betyder, at resultater kan gentages, og inkrementelle justeringer kan foretages, hvilket ermögiller forudsigelige, top-kvalitets-resultater for brugstilfælde, der spænder fra AI-assistance for en ekspert-system-on-chip-designer til at skabe den rigtige NoC for en novice.

Over de næste fem år vil AI’s rolle i chip-design skifte fra at assistere menneskelige designere til at co-designe og co-optimere med dem – lære fra hver iteration, navigere design-kompleksitet i realtid og accelerere leveringen af AI-klare chips. Vi ser AI ikke kun gøre chips hurtigere, men også gøre hurtigere chips smartere.

Halvlederindustrien oplever hurtig innovation med AI, HPC og multi-die-arkitekturer. Hvad er de største udfordringer, som NoC-design skal løse for at følge med disse fremskridt?

Som AI, HPC og multi-die-arkitekturer driver usædvanlig kompleksitet, er den største udfordring for NoC-design skalerbarhed uden at ofre strøm, performance eller markedsføringstid. I dag har chips funktioner med titusinder af IP-blokke, hver med forskellige båndbredde-, latens- og strømkrav. At styre denne diversitet – på tværs af multiple dies, spændingsdomæner og floorplan-begrænsninger – kræver NoC-løsninger, der går langt ud over manuelle metoder.

NoC-løsningsteknologier som FlexGen hjælper med at adresse nøglebottlenecks: minimere wire-længde, maksimere båndbredde, afstemme med fysiske begrænsninger og gøre alt med hastighed og gentagelse.

Fremtiden for NoC må også være automation-orienteret og AI-aktiveret, med værktøjer, der kan tilpasse sig til udviklende floorplans, chipset-baserede arkitekturer og senere ændringer uden at kræve komplet omarbejdning. Dette er den eneste måde at følge med moderne SoC’er massive design-cykler og heterogene krav og sikre effektiv, skalerbar connectivity i hjertet af næste-generations-halvledere.

AI-chipmarkedet forventes at vokse betydeligt. Hvordan positionerer Arteris sig for at støtte de øgede krav til AI-arbejdslaster, og hvilke unikke fordele tilbyder FlexGen i denne sammenhæng?

Arteris er ikke kun unikt positioneret til at støtte AI-chiplet-markedet, men har allerede gjort det i årevis ved at levere automatiserede, skalerbare Network-on-Chip-IP-løsninger, der er specialdesignet til kravene til AI-arbejdslaster, herunder Generative AI og Large Language Models (LLM) compute – med høj båndbredde, lav latens og strømeffektivitet på tværs af komplekse arkitekturer. FlexGen, som den nyeste tilføjelse til Arteris NoC-IP-linje, vil spille en endnu mere betydelig rolle i at hurtigt skabe optimale topologier, der er bedst egnede til forskellige store, heterogene SoC’er.

FlexGen tilbyder inkrementel design, delvis fuldførelses-tilstand og avanceret sti-finding til at dynamisk optimere NoC-konfigurationer uden komplet redesign – kritisk for AI-chips, der udvikler sig under udviklingen.

Vore kunder bygger allerede Arteris-teknologi ind i multi-die- og chiplet-baserede systemer, effektivt routende trafik, mens de respekterer floorplan- og clock-domæne-begrænsninger på hver chiplet. Ikke-sammenhængende multi-die-forbindelse understøttes over industristandard-grænseflader, der leveres af tredjeparts-controllers.

Som AI-chip-kompleksiteten vokser, så også behovet for automation, tilpasning og hastighed. FlexGen leverer alle tre, hjælper hold med at bygge smartere interconnects – hurtigere – så de kan fokusere på, hvad der betyder noget: at fremme AI-performance i skala.

Med opkomsten af RISC-V og brugerdefineret silicium til AI, hvordan adskiller Arteris’ tilgang til NoC-design sig fra traditionelle interconnect-arkitekturer?

Traditionelle interconnect-arkitekturer var primært bygget til faste funktioner, men i dag kræver RISC-V og brugerdefineret AI-silicium en mere konfigurerbar, skalerbar og automatiseret tilgang end en modificeret one-size-fits-all-løsning. Det er her, Arteris adskiller sig. Vores NoC-IP, især med FlexGen, er designet til at tilpasse sig til diversiteten og modulariteten af moderne SoC’er, herunder brugerdefinerede kerner, acceleratorer og chiplets, som nævnt ovenfor.

FlexGen ermögiller designere at generere og optimere topologier, der afspejler unikke arbejdslast-karakteristika, enten det er lav-latens-paths til AI-inferens eller høj-båndbredde-ruter til delt hukommelse på tværs af RISC-V-kluster. I modsætning til statiske interconnects tilpasser FlexGen’s algoritmer hver NoC til chip-arkitekturen på tværs af clock-domæner, spændingsøer og floorplan-begrænsninger.

Resultatet er, at Arteris ermögiller hold, der bygger brugerdefineret silicium, at flytte hurtigere, reducere risiko og få det bedste ud af deres højtdifferentierede designs – noget, traditionelle interconnects ikke var bygget til at håndtere.

FlexGen påstår en 10-gangs forbedring af design-iterationshastighed. Kan du forklare, hvordan denne automation reducerer kompleksitet og accelererer markedsføringstid for System-on-Chip-designere?

FlexGen leverer en 10-gangs forbedring af design-iterationshastighed ved at automatisere nogle af de mest komplekse og tidskrævende opgaver i NoC-design. I stedet for manuelt at konfigurere topologier, løse clock-domæner eller optimere ruter, bruger designere FlexGen’s fysisk bevidste, AI-drevne motor til at håndtere disse i timer (eller mindre) – opgaver, der traditionelt tog uger.

Som nævnt ovenfor kan delvis fuldførelses-tilstand automatisk fuldføre selv delvis færdige designs, bevare manuel intention, mens det accelererer timing-afslutning.

Resultatet er en hurtigere, mere præcis og lettere-at-iterere design-flow, der ermögiller SoC-hold at udforske flere arkitektoniske muligheder, reagere på senere ændringer og komme på markedet hurtigere – med højere kvalitetsresultater og mindre risiko for dyrt omarbejdning.

En af FlexGen’s fremhævede funktioner er wire-længde-reduktion, der forbedrer strømeffektivitet. Hvordan påvirker dette samlede chip-performance, især i strømfølsomme anvendelser som edge-AI og mobil-computing?

Wire-længde påvirker direkte strømforbrug, latens og samlet chip-effektivitet – både i cloud-AI/HPC-anvendelser, der bruger de mere avancerede knuder, og edge-AI-inferens-anvendelser, hvor hver milliwatt betyder noget. FlexGen’s evne til at automatisere minimere wire-længde – ofte op til 30% – betyder kortere datapaths, reduceret kapacitans og mindre dynamisk strømtræk.

I virkelige termer oversætter dette sig til lavere varmegeneneration, længere batteriliv og bedre performance-pr-watt, alt sammen kritisk for AI-arbejdslaster på kanten eller i mobile miljøer og skyen ved direkte påvirkning af den samlede ejeromkostning (TCO). Ved at optimere NoC-topologien med AI-vejledning og placering og routing, sikrer FlexGen, at performance-mål opfyldes uden at ofre strømeffektivitet – hvilket gør det til en ideal løsning for i dag og i morgens energifølsomme designs.

Arteris har samarbejdet med førende halvlederfirmaer inden for AI-datacenter, bil, forbruger, kommunikation og industrielle elektronik. Kan du dele indsigt i, hvordan FlexGen bliver adopteret på tværs af disse industrier?

Arteris NoC-IP ser stærk adoption på tværs af alle markeder, især for højendte, mere avancerede chiplets og SoC’er. Dette skyldes, at det løser hver sektors top-udfordringer: performance, strømeffektivitet og design-kompleksitet, mens det bevarende kernefunktionalitet og areal-begrænsninger.

I bilindustrien, for eksempel, bruger firmaer som Dream Chip FlexGen til at accelerere intersectionen af AI og sikkerhed til autonom kørsel ved at udnytte Arteris til deres ADAS-SoC-design, mens de opfylder strenge strøm- og sikkerhedsbegrænsninger. FlexGen’s intelligent NoC-optimering og -generering i datacenter hjælper med at styre massive båndbredde-krav og skalerbarhed, især for AI-træning og acceleration-arbejdslaster.

FlexGen giver en hurtig og gentagen vej til optimale NoC-arkitekturer for industrielle elektronik, hvor design-cykler er stramme, og produkt-længde er nøgle. Kunder værdsætter dens inkrementelle design-flow, AI-baseret optimering og evne til at tilpasse sig til udviklende krav, hvilket gør FlexGen til en hjørnesten for næste-generations-SoC-udvikling.

Halvlederforsyningskæden har oplevet betydelige forstyrrelser i de seneste år. Hvordan tilpasser Arteris sin strategi for at sikre, at Network-on-Chip-løsninger forbliver tilgængelige og skalerbare på trods af disse udfordringer?

Arteris responderer på forsyningskæde-forstyrrelser ved at fokusere på, hvad der gør vores NoC-løsninger robuste og skalerbare: automation, fleksibilitet og økosystem-kompatibilitet.

FlexGen hjælper kunder med at designe hurtigere og forblive mere agile for at tilpasse sig til ændringer i silicium-tilgængelighed, knude-skift eller pakning-strategier. Uanset om de laver afledte designs eller skaber nye interconnects fra scratch.

Vi understøtter også kunder med forskellige procesknuder, IP-leverandører og design-miljøer, hvilket sikrer, at kunder kan implementere Arteris-løsninger uanset deres foundry, EDA-værktøjer eller SoC-arkitektur.

Ved at reducere afhængigheden af enhver del af forsyningskæden og ermögille hurtigere, iterativ design, hjælper vi kunder med at mindske deres designs og forblive på skeduler – selv i usikre tider.

Set fremad, hvilke er de største ændringer, du forventer i SoC-udvikling, og hvordan forbereder Arteris sig på disse?

En af de største ændringer i SoC-udvikling er skiftet mod heterogene arkitekturer, chiplet-baserede designs og AI-centriske arbejdslaster. Disse trends kræver langt mere fleksible, skalerbare og intelligente interconnects – noget, traditionelle metoder ikke kan følge med.

Arteris forbereder sig ved at investere i AI-dreven automation, som set i FlexGen, og udvide support for multi-die-systemer, komplekse clock-/strøm-domæner og senere floorplan-ændringer. Vi fokuserer også på at ermögille inkrementel design, hurtigere iteration og problemfri IP-integration – så vores kunder kan følge med skrumpende udviklingscykler og stigende kompleksitet.

Vores mål er at sikre, at SoC- (og chiplet-) hold forbliver agile, uanset om de bygger til edge-AI, cloud-AI eller noget imellem, og altid leverer den bedste strøm-, performance- og areal-forhold (PPA) uanset design-kompleksiteten, XPU-arkitekturen og foundry-knuden, der bruges.

Tak for det gode interview, læsere, der ønsker at lære mere, skal besøge Arteris.