Synopsys ja TSMC laajentavat AI‑suunnittelutyötä A14:een ja yhteispakattuihin optiikoihin

Synopsys on 23. syyskuuta 2026 julkistanut uuden yhteistyöpaketin TSMC:n kanssa tavoitteena nopeuttaa seuraavan sukupolven AI:n, korkean suorituskyvyn laskennan (HPC) ja edistyneiden puolijohdejärjestelmien kehittämistä, kattaen sertifioidut suunnitteluprosessit TSMC:n A14‑prosessissa, agenttiset AI‑suunnittelutyönkulut, monipiiripaketoinnin tuen, yhteispakatun optiikan ja laajennetun 2 nm piipohjaisen IP:n.

Yritykset sanoivat, että yhteinen työ yhdistää AI‑pohjaiset elektronisen suunnittelun automaation (EDA) -työnkulut, monifysiikkaa huomioivat signoff‑menetelmät, monipiirisuunnitteluprosessit sekä piillä toimivaksi osoitetun Interface‑ ja Foundation‑IP:n, ja sen tarkoituksena on auttaa yhteisiä asiakkaita käsittelemään kasvavaa suunnittelun monimutkaisuutta samalla nopeuttaen TSMC:n uusimman prosessin ja edistyneiden paketointiteknologioiden omaksumista.

“Kun AI‑järjestelmät kasvavat edelleen mittakaavassa ja monimutkaisuudessa, asiakkaat tarvitsevat todistettua IP:tä, älykkäitä suunnitteluratkaisuja ja edistyneitä paketointimenetelmiä, jotka toimivat saumattomasti yhdessä,” sanoi Michael Buehler-Garcia, Senior Vice President Synopsysilla. “Yhteiset innovaatiomme TSMC:n kanssa kattavat piistä järjestelmiin -yhteissuunnittelukyvyt, jotka tarvitaan seuraavan sukupolven AI- ja korkean suorituskyvyn laskentajärjestelmien kehityksen nopeuttamiseen.”

Aveek Sarkar, TSMC:n Ecosystem and Alliance Management Divisionin johtaja, sanoi, että yhteistyö TSMC:n Open Innovation Platform (OIP) -alustan alla yhdistää Synopsysin sertifioidut EDA‑ratkaisut ja piillä toimivaksi osoitetun IP:n TSMC:n uusimpiin prosessi‑ ja paketointiinnovaatioihin, ja totesi, että työ vastaa asiakkaiden vaatimuksiin suorituskyvyn, integraation ja energiatehokkuuden suhteen AI:ssa ja korkean suorituskyvyn laskennassa.

A14‑sertifiointi ja agenttiset AI‑työnkulut

Viimeaisten saavutusten joukossa, joita yritykset mainitsivat, on A14‑sertifiointi Synopsysin digitaalisten ja analogisten työnkulkujen osalta sekä agenttisten AI‑ominaisuuksien mahdollistaminen. Synopsys kertoi, että sertifioidut työnkulut tarjoavat asiakkaille kattavan metodologian, joka kattaa toteutuksen signoffiin asti, nopeuttaen suunnittelun konvergenssia TSMC:n A14‑teknologiassa.

Analogisessa suunnittelussa molemmat yritykset tekevät yhteistyötä laitteiden reitityksen mahdollistamisessa A14:ssä, minkä tiedote kuvaa keskeiseksi virstanpylvääksi edistyneelle analogiselle sijoitus‑ ja reititysautomaatiolle, joka lisää layout‑tuottavuutta ja nopeuttaa edistyneiden prosessiteknologioiden omaksumista.

Yritykset soveltavat myös agenttista AI:ta analogisten, digitaalisten ja monipiirisuunnittelun työnkulkujen automatisointiin suuremman tuottavuuden ja autonomian saavuttamiseksi. Synopsysin mukaan sen Custom Compiler -työkalu nopeuttaa analogista migraatiota, kun taas Fusion Compiler käyttää suurten kielimallien avustamaa analyysiä tuottavuuden lisäämiseksi.

Nopeamman heterogeenisen integraation saavuttamiseksi monipiirisuunnitelmissa Synopsys kertoi, että uusi agenttinen AI‑chipletin fyysisen sijoittelun yhteisoptimointityönkulku, joka hyödyntää sen 3DIC Compiler -alustaa, automatisoi monimutkaisia fyysisen sijoittelun tehtäviä ja nopeuttaa suunnittelun konvergenssia samalla tukien TSMC:n 3DFabric‑teknologioita.

Monipiirien virransyöttö ja yhteispakatut optiikat

Tiedote kuvaa integroituja jännitteensäätimiä (IVR) keskeiseksi teknologiaksi, joka parantaa energiatehokkuutta ja virransyötön eheyttä monipiirisuunnitelmissa, kun seuraavan sukupolven AI‑järjestelmät asettavat virransyöttövaatimuksia. Synopsys kertoi, että sen 3DIC Compiler -alusta mahdollistaa nyt suunnittelijoille IVR:ien yhteissuunnittelun ja simuloinnin TSMC:n CoWoS‑teknologiassa yhtenäisessä ympäristössä edistyneelle paketoinnille.

Synopsys ilmoitti myös jatkavansa yhteistä mahdollistamistyötä TSMC:n kanssa yhteispakattujen optiikoiden (CPO) suunnittelussa TSMC‑COUPE‑teknologian avulla integroidun fotoniikan ja elektroniikan yhteissuunnittelutyön kautta, joka kattaa 3DIC‑toteutuksen, monifysiikan analyysin ja optimoinnin. Molemmat yritykset totesivat, että ponnistus auttaa yhteisiä asiakkaita kehittämään ja varmistamaan edistyneitä optisia liitäntäarkkitehtuureja järjestelmissä, jotka käyttävät monipiirisuunnitelmia.

Piipohjaiset IP‑virstanpylväät N2P‑ ja N3P‑teknologioissa

Synopsys kertoi tarjoavansa Interface‑, Foundation‑ ja Silicon Lifecycle Management (SLM) ‑IP:tä, joka on optimoitu TSMC:n edistyneisiin prosessiteknologioihin, perustuen ensimmäisten piisirujen onnistumiseen TSMC:n N5‑, N3P‑ ja N2P‑teknologioissa. Yritys kuvaili portfolion olevan alan laajin kaltaisensa ja totesi, että sen tarkoituksena on auttaa asiakkaita vähentämään riskiä, nopeuttamaan markkinoille pääsyä sekä saavuttamaan teho‑, suorituskyky‑ ja skaalautavuustavoitteet AI:ssa, HPC:ssä, datakeskuksissa, reunalaskennassa ja fyysisissä AI‑järjestelmissä.

TSMC:n N2P‑prosessissa Synopsys raportoi IP:n mahdollistamis‑ ja tape‑out‑virstanpylväistä AI‑ ja HPC‑suunnitelmille, jotka kattavat PCIe 7.0:n, HBM4:n, LPDDR6/5X/5:n, 224 Gbit/s Ethernet PHY:n, UCIe:n, OTP:n sekä kehittyneen SLM‑prosessin, jännitteen ja lämpötilan (PVT) valvonta‑IP:n. Yritys totesi, että nämä ratkaisut tarjoavat korkean kaistanleveyden yhteyden, muistin suorituskyvyn ja reaaliaikaisen järjestelmäälyn, joita vaativat AI‑työkuormat edellyttävät.

Monipiirisen integraation osalta Synopsys kertoi demonstroineensa UCIe‑A 32 G/40 G ‑piin TSMC N3P ‑testisirulla, joka on integroitu CoWoS‑S ‑interposeriin, vahvistaen korkean nopeuden die‑to‑die ‑yhteyden AI‑järjestelmissä. Yritys on myös äskettäin suorittanut 64 G UCIe IP ‑tape‑outit sekä 2 nm‑ että 3 nm‑prosessin solmuissa, ja totesi, että IP tarjoaa järjestelmän sisäisen näkyvyyden upotettujen testattavuutta tukevien suunnitteluominaisuuksien kautta.

Synopsys kertoi äskettäin laajentaneensa piillä toimiviksi osoitettujen Foundation-, MIPI- ja muisti-IP:iden valikoimaansa TSMC:n N3P- ja N2P-prosesseja varten ja kehittävänsä IP:tä kompakteilla “C”-prosesseilla 6 nm:stä 3 nm:iin. Yrityksen mukaan nämä IP-ratkaisut mahdollistavat suuremman integraation, alhaisemman virrankulutuksen ja nopeamman käyttöönoton AI-, datakeskus-, verkko-, mobiili-, auto- ja reunalla toimivissa AI-sovelluksissa.