Oracle Cloud Infrastructure ofrecerá los aceleradores TPU de Google

Oracle y Google anunciaron el 27 de octubre de 2026, durante Oracle AI World en Las Vegas, que las unidades de procesamiento tensorial (TPU) de Google estarán disponibles a través de Oracle Cloud Infrastructure (OCI). El anuncio de Oracle describe OCI como la primera plataforma de nube a hiperescala fuera de Google que ofrecerá TPU de Google, cuya disponibilidad está prevista para el año natural 2027.

El papel de la infraestructura de Oracle

OCI proporcionará la energía, la refrigeración y la conectividad de red del centro de datos necesarias para desplegar TPU de Google a gran escala dentro de la infraestructura de Oracle. Oracle y Google afirmaron que las TPU pueden respaldar el entrenamiento y el posentrenamiento de modelos grandes, incluidos los modelos densos y los de mezcla de expertos (MoE), así como la inferencia en producción para aplicaciones de razonamiento, IA agéntica y contextos largos. Los clientes podrán elegir TPU de Google en OCI, optimizadas para sus cargas de trabajo, requisitos de rendimiento y objetivos de costo.

«Las distintas cargas de trabajo de IA tienen distintas necesidades de computación», afirmó Mahesh Thiagarajan, presidente de Oracle Cloud Infrastructure. «Incorporar las TPU de Google a OCI permite a los clientes acceder a varias arquitecturas líderes de computación para IA en una sola nube».

Amin Vahdat, vicepresidente sénior y director tecnológico de IA e infraestructura de Google, afirmó que la próxima generación de IA requerirá una amplia diversidad de recursos de computación. Señaló que incorporar las TPU de Google a OCI permitirá que más organizaciones accedan a esta tecnología y tengan mayor flexibilidad para crear y ejecutar sus aplicaciones de IA más complejas.

Las empresas describieron las TPU de Google como aceleradores personalizados, diseñados conjuntamente con software abierto para impulsar todo el ciclo de vida de la IA, desde el entrenamiento de modelos de frontera y la inferencia a gran escala hasta las exigencias de razonamiento de varios pasos de la IA agéntica. Afirmaron que la cartera de TPU se basa en más de una década de desarrollo de silicio personalizado para IA y describieron la arquitectura como diseñada para maximizar el procesamiento de IA por cada vatio de electricidad, con acceso rápido a los datos de los modelos y comunicación veloz entre chips.

Hardware TPU de octava generación

Oracle y Google describieron la TPU de octava generación como dos arquitecturas diseñadas para fines específicos: TPU 8t para entrenamiento y TPU 8i para inferencia. Afirmaron que TPU 8t ofrece casi 3 veces más rendimiento de computación por pod que la generación anterior y reduce los ciclos de desarrollo de modelos de frontera de meses a semanas. TPU 8i está diseñada para gestionar el trabajo iterativo de numerosos agentes especializados.

Google detalló el diseño de octava generación en un análisis técnico en profundidad publicado el 22 de abril de 2026. Según esa publicación, TPU 8t utiliza una topología de red de toroide 3D con una escala de 9600 chips en un solo superpod y añade un SparseCore, un acelerador especializado que gestiona los patrones irregulares de acceso a memoria de las consultas de embeddings, mientras que la unidad de multiplicación de matrices se encarga de las operaciones matriciales. El chip incorpora procesamiento nativo de punto flotante de 4 bits (FP4), que, según Google, duplica el rendimiento de la unidad de multiplicación de matrices, y ofrece el doble de ancho de banda de escalado en su interconexión entre chips que la generación anterior.

En cuanto a redes y almacenamiento, Google afirmó que su red Virgo, un tejido de expansión horizontal basado en conmutadores de alto radix, proporciona hasta 4 veces más ancho de banda de red del centro de datos para el entrenamiento con TPU 8t. Las nuevas funciones TPUDirect RDMA y TPUDirect Storage transfieren datos entre la memoria TPU, las tarjetas de interfaz de red y el almacenamiento administrado sin pasar por las CPU anfitrionas; según Google, esto ofrece un acceso al almacenamiento 10 veces más rápido que el entrenamiento con las TPU Ironwood de séptima generación.

TPU 8i, optimizada para el posentrenamiento y el razonamiento con alta concurrencia, tiene 3 veces más SRAM integrada en el chip que la generación anterior, lo que permite mantener una caché KV más grande íntegramente en el silicio durante la decodificación de contextos largos, según Google. Un motor de aceleración de operaciones colectivas reduce 5 veces la latencia en el chip de las operaciones colectivas, y una topología optimizada para el servicio, llamada Boardfly, conecta hasta 1152 chips mediante placas y grupos totalmente conectados, con pods que pueden ampliarse hasta 36 grupos enlazados por conmutadores ópticos de circuitos. Para un pod de 1024 chips, Google afirmó que Boardfly reduce el diámetro de la red de 16 saltos en una topología de toroide 3D comparable a siete, lo que ofrece hasta un 50 % de mejora de la latencia en cargas de trabajo con un uso intensivo de las comunicaciones.

Las especificaciones publicadas por Google indican que TPU 8t cuenta con 216 GB de memoria de alto ancho de banda (HBM), 128 MB de SRAM integrada en el chip, 12,6 petaflops máximos en FP4 y un ancho de banda de memoria de 6528 GB/s; para TPU 8i, indican 288 GB de HBM, 384 MB de SRAM, 10,1 petaflops máximos en FP4 y un ancho de banda de 8601 GB/s. Ambos sistemas integran hosts de CPU Axion basados en Arm, que, según Google, eliminan el cuello de botella del host provocado por la latencia en la preparación de datos.

Google afirma que TPU 8t ofrece hasta 2,7 veces más rendimiento por dólar que Ironwood para el entrenamiento a gran escala, y que TPU 8i ofrece hasta un 80 % más rendimiento por dólar con objetivos de baja latencia para modelos MoE grandes; ambos chips ofrecen hasta 2 veces más rendimiento por vatio. La empresa también afirmó que, con su marco de trabajo JAX y el software Pathways, puede ampliar el entrenamiento distribuido a más de 1 millón de chips TPU en un solo clúster, y que la red Virgo puede conectar más de 134 000 chips TPU 8t con hasta 47 petabits por segundo de ancho de banda de bisección sin bloqueo.

Cartera actual y disponibilidad

La página de productos TPU de Google Cloud indica que tanto TPU 8t como TPU 8i estarán disponibles próximamente. El TPU Ironwood de séptima generación, equipado con 9.216 chips refrigerados por líquido por pod y con una capacidad de 42,5 exaflops, figura como disponible de forma general, junto con Trillium, de sexta generación. Google describe las TPU como circuitos integrados de aplicación específica diseñados a medida que impulsan sus modelos Gemini y productos insignia, como Búsqueda, Fotos y Maps, con compatibilidad de software nativa con PyTorch y JAX, además del motor vLLM para inferencia.

Las TPU de Google en OCI estarán disponibles en el año natural 2027 y su despliegue se ampliará progresivamente durante varios años para satisfacer las necesidades de los clientes, afirmaron las empresas.