Synopsys et TSMC étendent le travail de conception IA à A14 et à l’optique co-emballée

Synopsys, le 23 septembre 2026, a annoncé un nouvel ensemble de collaborations avec TSMC visant à accélérer le développement de l’IA de prochaine génération, du calcul haute performance (HPC) et des systèmes semi-conducteurs avancés, couvrant les flux de conception certifiés sur le processus A14 de TSMC, les flux de travail d’ingénierie IA agentique, le support d’emballage multi-die, l’optique co-emballée et l’IP silicium 2 nm étendue.

Les entreprises ont déclaré que le travail conjoint combine les flux automatisation de la conception électronique (EDA) alimentée par l’IA, des méthodologies de validation multiphysiques, des flux de conception multi-die, ainsi que l’IP Interface et Foundation éprouvée en silicium, et vise à aider les clients mutuels à faire face à la complexité croissante de la conception tout en accélérant l’adoption du dernier processus de TSMC et des technologies d’emballage avancées.

“À mesure que les systèmes d’IA continuent de croître en taille et en complexité, les clients exigent des IP éprouvées, des solutions de conception intelligentes et des méthodologies d’emballage avancées qui fonctionnent ensemble de manière fluide,” a déclaré Michael Buehler‑Garcia, Senior Vice President chez Synopsys. “Nos innovations conjointes avec TSMC couvrent le continuum des capacités de co‑conception du silicium aux systèmes nécessaires pour accélérer le développement des systèmes d’IA et de calcul haute performance de prochaine génération.”

Aveek Sarkar, directeur de la division Ecosystem and Alliance Management chez TSMC, a déclaré que la collaboration dans le cadre de l’Open Innovation Platform (OIP) de TSMC associe les solutions EDA certifiées et l’IP éprouvée en silicium de Synopsys aux dernières innovations de processus et d’emballage de TSMC, et a indiqué que ce travail répond aux exigences des clients en matière de performance, d’intégration et d’efficacité énergétique dans l’IA et le calcul haute performance.

Certification A14 et flux de travail IA agentique

Parmi les réalisations récentes citées par les entreprises figure la certification A14 sur les flux numériques et analogiques de Synopsys, ainsi que la mise en œuvre des capacités d’IA agentique. Synopsys a déclaré que les flux certifiés offrent aux clients une méthodologie complète couvrant la mise en œuvre jusqu’à la validation, afin d’accélérer la convergence de la conception sur la technologie A14 de TSMC.

Dans la conception analogique, les deux entreprises collaborent à la mise en place du routage de dispositifs sur A14, ce que l’annonce décrit comme une étape clé pour l’automatisation avancée du placement et du routage analogiques, augmentant la productivité des mises en page et accélérant l’adoption des technologies de processus avancées.

Les entreprises appliquent également l’IA agentique pour automatiser les flux de travail de conception analogique, numérique et multi-die afin d’accroître la productivité et l’autonomie. Selon Synopsys, son outil Custom Compiler accélère la migration analogique, tandis que Fusion Compiler utilise une analyse assistée par un grand modèle de langage pour augmenter la productivité.

Pour une intégration hétérogène plus rapide dans les conceptions multi-die, Synopsys a indiqué qu’un nouveau flux de co‑optimisation du plan de puces chiplet basé sur l’IA agentique, utilisant sa plateforme 3DIC Compiler, automatise les tâches complexes de planification et accélère la convergence de la conception tout en prenant en charge les technologies 3DFabric de TSMC.

Alimentation multi-die et optique co-emballée

L’annonce décrit les régulateurs de tension intégrés (IVR) comme une technologie clé pour améliorer l’efficacité énergétique et l’intégrité de l’alimentation dans les conceptions multi-die, alors que les systèmes d’IA de prochaine génération augmentent les exigences d’alimentation. Synopsys a indiqué que sa plateforme 3DIC Compiler permet désormais aux concepteurs de co‑concevoir et de simuler les IVR sur la technologie CoWoS de TSMC au sein d’un environnement unifié pour l’emballage avancé.

Synopsys a également déclaré qu’elle poursuit le travail d’habilitation conjoint avec TSMC pour la conception d’optique co-emballée (CPO) sur la technologie TSMC-COUPE via un flux de co‑conception photonique et électronique intégré couvrant la mise en œuvre 3DIC, l’analyse multiphysique et l’optimisation. Les deux entreprises ont indiqué que cet effort aide les clients mutuels à développer et à vérifier des architectures d’interconnexion optique avancées pour les systèmes utilisant des conceptions multi-die.

Jalons IP silicium sur N2P et N3P

Synopsys a indiqué qu’elle fournit des IP Interface, Foundation et Silicon Lifecycle Management (SLM) optimisées pour les technologies de processus avancées de TSMC, s’appuyant sur le succès du premier silicium sur les technologies N5, N3P et N2P de TSMC. L’entreprise a décrit ce portefeuille comme le plus large de son genre dans l’industrie et a précisé qu’il vise à aider les clients à réduire les risques, accélérer le délai de mise sur le marché et atteindre les objectifs de puissance, de performance et d’évolutivité pour l’IA, le HPC, les centres de données, le edge et les systèmes d’IA physiques.

Sur le processus N2P de TSMC, Synopsys a annoncé des jalons d’habilitation IP et de tape‑out pour les conceptions IA et HPC couvrant PCIe 7.0, HBM4, LPDDR6/5X/5, PHY Ethernet 224 G, UCIe, OTP et l’IP de surveillance avancée du processus, de la tension et de la température (PVT) SLM. L’entreprise a déclaré que ces solutions offrent la connectivité à haut débit, les performances mémoire et l’intelligence système en temps réel nécessaires aux charges de travail IA exigeantes.

Pour l’intégration multi-die, Synopsys a indiqué avoir démontré du silicium UCIe‑A 32 G/40 G sur une puce de test TSMC N3P intégrée à un interposeur CoWoS‑S, validant la connectivité haute vitesse die‑to‑die pour les systèmes d’IA. L’entreprise a également récemment achevé des tape‑outs d’IP UCIe 64 G sur les nœuds de processus 2 nm et 3 nm, et a déclaré que l’IP offre une visibilité en‑système grâce à des capacités de test intégrées (design‑for‑test).

Synopsys a déclaré avoir récemment élargi son portefeuille d’IP Foundation, MIPI et mémoire certifiées en silicium pour les procédés N3P et N2P de TSMC et développe des IP sur les technologies de processus compact “C” de 6nm à 3nm. Selon l’entreprise, ces solutions d’IP permettent une intégration plus élevée, une consommation d’énergie réduite et un déploiement plus rapide dans les applications d’IA, de centre de données, de réseautage, mobile, automobile et d’IA en périphérie.