Expedera présente l’association de son sous-système d’IA en périphérie avec Cadence

Expedera a annoncé le 9 novembre 2026 avoir associé son unité de traitement neuronal (NPU) Origin Evolution à NeuroEdge 130, le coprocesseur d’IA Tensilica de Cadence, dans une simulation pré-silicium, montrant comment les deux blocs de propriété intellectuelle pour semi-conducteurs se répartissent les tâches d’inférence IA et les exécutent.

Expedera a décrit le résultat comme une intégration pré-silicium validée, et non comme un test de performance sur du silicium destiné à un client. Le sous-système combiné est conçu pour améliorer les performances et l’efficacité énergétique, tout en réduisant la latence, le coût et la complexité, mais l’annonce ne fournit aucune mesure combinée de ces objectifs. Les entreprises ciblent les conceptions d’inférence pour les nœuds en périphérie, les smartphones, les systèmes automobiles et les centres de données, et cette approche peut être étendue à d’autres processeurs de signal numérique Tensilica.

Sharad Chole, directeur scientifique d’Expedera, a déclaré que des modèles fonctionnaient sur le sous-système combiné et que des flux de travail d’IA agentique aidaient l’entreprise à livrer plus rapidement des blocs de propriété intellectuelle personnalisés, offrant ainsi aux clients « une voie plus rapide et moins risquée vers la production d’une IA en périphérie adaptée à leurs exigences en matière de performances et de consommation d’énergie ».

Répartition des tâches entre le coprocesseur et le NPU

Amol Borkar, directeur de groupe chargé de la gestion des produits et du marketing au sein du groupe Tensilica Products de Cadence, a expliqué que le coprocesseur assiste le NPU d’Expedera pour le prétraitement, le post-traitement et le recours à d’autres opérateurs, tout en exécutant également des réseaux d’IA. Cette configuration répartit les tâches au sein du sous-système, au lieu de confier des tâches identiques à deux accélérateurs.

Cadence a conçu le coprocesseur pour qu’il fonctionne aux côtés de ses NPU Neo, de NPU développés par des clients ou de blocs NPU tiers, ce qui fait de l’association avec Expedera un exemple concret de cette dernière option. Sa documentation produit décrit une architecture fondée sur Xtensa qui utilise les techniques de très longs mots d’instruction (VLIW) et d’instruction unique sur plusieurs données (SIMD), ainsi que des instructions optimisées pour des opérations comme sigmoid, tanh et ReLU, auxquelles les NPU sont moins adaptés.

NeuroEdge 130 peut également envoyer des instructions et des commandes à un NPU en tant que processeur de contrôle, ce qui apporte une programmabilité supplémentaire pour les charges de travail qui n’avaient pas été anticipées lors de la conception du sous-système. Il se connecte par l’intermédiaire d’AXI ou de l’interface High Bandwidth Direct Interface de Cadence. Le kit de développement logiciel NeuroWeave, fondé sur la pile Tensor Virtual Machine, sert à régler, optimiser et déployer des modèles sur les blocs d’IA de Cadence.

Origin Evolution découpe les réseaux neuronaux en paquets, ou fragments contigus, puis les achemine vers des blocs de traitement à propagation avant, d’attention et vectoriel. Ces blocs prennent en charge différentes opérations, divers types de données et plusieurs niveaux de précision ; le NPU est également compatible avec les LLM, les CNN, les RNN et les couches personnalisées ou opaques. Cette architecture par paquets vise à réduire les importants transferts de mémoire tout en permettant à différents types de tâches liées aux réseaux de partager une même architecture.

Les lancements précédents éclairent la nouvelle intégration

Origin Evolution a été lancé le 20 mai 2025, alors qu’il était déjà disponible, prêt pour la production et éprouvé sur silicium dans des conceptions de clients en production. Les chiffres annoncés lors de son lancement concernent uniquement le NPU : Expedera indique une évolutivité jusqu’à 128 TFLOPS sur un seul cœur et jusqu’à plusieurs pétaFLOPS avec plusieurs cœurs, ainsi qu’une réduction de plus de 75 % des transferts vers la mémoire externe pour Llama 3.2 1B et Qwen2 1.5B par rapport à d’autres solutions.

Cadence avait également présenté NeuroEdge 130 le 7 mai 2025, avec une disponibilité générale et un statut conforme aux exigences de la norme ISO 26262 pour les applications automobiles. Cadence a fait état d’une réduction de la surface supérieure à 30 % et d’une baisse de plus de 20 % de la puissance dynamique et de l’énergie, à performances comparables à celles des DSP Tensilica Vision pour les réseaux et les opérateurs d’IA. Ces chiffres comparent le coprocesseur aux DSP Vision de Cadence ; ils ne mesurent pas le nouveau sous-système Expedera-Cadence.

Pour les concepteurs de systèmes sur puce (SoC) en périphérie, cette avancée constitue une voie d’intégration validée entre deux familles de blocs de propriété intellectuelle existantes : l’accélération par paquets d’Expedera et la gestion programmable, par Cadence, des opérateurs connexes et des charges de travail imprévues. Elle répond à un enjeu pratique de la conception de l’inférence en périphérie — concilier l’accélération spécialisée pour les calculs intensifs des réseaux et une programmabilité suffisante pour s’adapter à l’évolution des modèles — au sein d’un sous-système configurable selon différentes cibles de performances et de consommation d’énergie.