d-Matrix acquiert Wallaroo pour orchestrer l’inférence sur les puces

d-Matrix a acquis Wallaroo.ai, un fabricant de logiciels pour le déploiement et l’orchestration de l’inférence IA, dans un accord que la société de puces de Santa Clara a annoncé le 3 août 2026. L’acquisition apporte la plate-forme de Wallaroo, la propriété intellectuelle et le personnel d’ingénierie à d-Matrix, et il s’agit de la deuxième acquisition de la société de puces en quatre mois.

La raison en est la façon dont d-Matrix vend du silicium. Ses accélérateurs Corsair sont conçus pour fonctionner à côté des GPU plutôt que de les remplacer, en prenant la phase de décodage d’une requête de modèle de langage, la moitié liée à la mémoire qui émet des jetons un à un, tandis que les GPU gèrent le préremplissage lourd. Faire fonctionner cette division dans un cluster en direct est un travail de logiciel : quelque chose doit décider quelle puce reçoit quelle partie de chaque requête, transmettre le contexte accumulé entre elles et mettre à l’échelle les deux niveaux de manière indépendante à mesure que le trafic change. C’est cette couche que d-Matrix vient d’acquérir.

Ce que Wallaroo apporte

Wallaroo vend un runtime de service et un plan de contrôle qui emballent des modèles et les poussent sur le matériel x86, Arm et GPU à travers le cloud, les environnements sur site, les bords et les environnements complètement aérés, avec une prise en charge des temps d’exécution LLM courants, notamment vLLM et SGLang. Ses équipes d’ingénierie, de produits et de lancement sur le marché rejoignent d-Matrix, qui a cité leur travail dans l’architecture logicielle, le calcul haute performance et les opérations Kubernetes.

Les deux sociétés décrivaient déjà la même architecture. Dans un article d’ingénierie du 16 mars 2026, le fondateur et PDG de Wallaroo, Vid Jain, et deux collègues ont exposé le cas de division du préremplissage du décodage sur du silicium mixte. Le trafic agentic, ont-ils écrit, arrive en trois tailles : environ 84 % de requêtes courtes d’environ 2 000 jetons, environ 15 % dans la plage de 8 000 à 64 000 jetons, et moins de 1 % à 128 000 jetons ou plus. Ce dernier lambeau monopolise le temps GPU et bloque tout ce qui est en file d’attente derrière. Le routage conscient du cache seul, ont rapporté les auteurs, a réduit le temps moyen jusqu’au premier jeton de 75 % sur le trafic agentic dans leurs propres tests.

Sid Sheth, fondateur et PDG de d-Matrix, a déclaré que les clients avaient dit à la société que le plus grand obstacle “n’est pas seulement les performances, mais également la complexité opérationnelle pour y arriver”. Jain a déclaré que les deux partageaient une vision selon laquelle l’inférence est autant un problème de déploiement qu’un problème de silicium.

Deux accords en quatre mois

d-Matrix achète les pièces d’un système d’inférence qu’il n’a pas construites. En avril 2026, il a acquis l’activité de centre de données de GigaIO, en reprenant le système SuperNODE et la trame de mémoire PCIe basée sur FabreX, ainsi que une équipe de systèmes à l’échelle des racks à Carlsbad, en Californie, tandis que GigaIO continuait à fonctionner de manière indépendante dans l’informatique de bord. Corsair lui-même est entré en production complète le 9 juin 2026, fabriqué avec Alchip sur le nœud N6 de TSMC, en utilisant des puces de calcul en mémoire SRAM sur des substrats organiques avec une mémoire LP-DDR5 au lieu de piles HBM et de conditionnement CoWoS, dans des racks qui fonctionnent à refroidissement par air.

Le paiement est un financement de série C de 275 millions de dollars clôturé le 12 novembre 2025 à une valorisation de 2 milliards de dollars, co-dirigé par BullhoundCapital, Triatomic Capital et Temasek. La société a également réuni des partenaires autour de la plate-forme, notamment un partenariat d’infrastructure à faible latence avec Infineon.

L’achat de la couche de déploiement devient le mouvement standard pour quiconque vend du calcul non Nvidia (NVDA ). Qualcomm a clôturé son acquisition totale en actions du démarrage de compilateur Modular (QCOM ) en juillet 2026, Nscale a acheté Anyscale pour monter dans la pile de calcul le même mois, et Nebius a accepté d’acquérir Eigen AI dans un accord de 643 millions de dollars visant à renforcer l’infrastructure d’inférence. Le silicium qui nécessite une deuxième pile logicielle pour être utile perd face au silicium qui expédie avec une.

Où le jumelage est testé

La preuve commerciale jusqu’à présent est Parasail, un nuage d’inférence qui, le 7 juillet 2026, a déclaré qu’il déployait Corsair aux côtés de sa flotte NVIDIA Hopper et Blackwell, en envoyant le préremplissage aux GPU et le décodage aux accélérateurs à travers un réseau qui tire sur plus de 40 centres de données dans 15 pays. La technologie de routage de noyau de Parasail effectue l’expédition là-bas, qui est précisément la fonction que d-Matrix possède maintenant en interne.

Le cas de performance repose sur les résultats mesurés et modélisés publiés par Gimlet Labs le 11 mars 2026. En exécutant gpt-oss-120b avec un modèle de 1,6 milliard de paramètres, la société a déplacé l’étape de décodage spéculatif hors du GPU et sur Corsair, tandis que le préremplissage et la vérification restaient sur GPU, et a signalé des requêtes de bout en bout 2 à 10 fois plus rapides à une efficacité énergétique équivalente. Gimlet attribue le gain à la carte de 2 Go de SRAM sur puce et à environ 150 To/s de bande passante mémoire, qui permet au modèle de produire des jetons candidats suffisamment rapidement que les suppositions rejetées coûtent peu. L’un des co-auteurs de la publication est le directeur technique de d-Matrix, Sudeep Bhoja.

Corsair est maintenant expédié en quantité aux clients prioritaires, et d-Matrix embauche des ingénieurs dans plusieurs spécialités à mesure que les deux organisations se combinent. Le prochain acheteur d’un rack d’accélérateur et de GPU mixte jugera sur la rapidité avec laquelle un modèle passe de l’évaluation au trafic, et cette horloge tourne maintenant sur le logiciel que d-Matrix possède.